[發明專利]靜電釋放保護架構

有效

• 申請號: 201710880846.2
• 申請日: 2017-09-26
• 公開（公告）號: CN107634055B
• 公開（公告）日: 2020-03-27
• 發明（設計）人: 白勝天;刑曉萍
• 申請（專利權）人: 中穎電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 胡林嶺

本發明提供了一種靜電釋放保護架構，包括多個晶粒DIE1…DIEn，其中n大于等于2；晶粒DIE1至晶粒DIEn?1中的每個晶粒上具有虛擬電源線、正電源線、負電源線、靜電釋放電路、與虛擬電源線連接的用于內部鍵合線的第一焊盤、與負電源線連接的用于內部鍵合線的第二焊盤、與正電源線連接的用于連接芯片引腳的第一焊盤、與負電源線連接的用于連接芯片引腳的第二焊盤，其中，每個靜電釋放電路的一端與虛擬電源線連接，另一端與負電源線連接；晶粒DIEn上具有正電源線、負電源線、與負電源線連接的用于內部鍵合線的第二焊盤、與正電源線連接的用于連接芯片引腳的第一焊盤、與負電源線連接的用于連接芯片引腳的第二焊盤；其中，相鄰晶粒之間通過內部鍵合線連接，該內部鍵合線的一端與前一個晶粒的第一用于內部鍵合線的焊盤連接，另一端與后一個晶粒的第二用于內部鍵合線的焊盤連接。

技術領域

本發明涉及多芯片組合(MCM)封裝的靜電釋放保護架構，適用于芯片中每顆晶粒的正電源、負電源均需要連接(bonding)在芯片的不同引腳(PIN)上。

背景技術

多芯片組合(MCM，Multi Chip Module)封裝具有更高的性能、更多的功能及更小的體積，因此被越來越多地應用于集成電路當中。傳統的靜電釋放(ESD，ElectrostaticDischarge)架構已經不能滿足MCM封裝芯片的靜電釋放要求。這是因為，每個晶粒(die)在封裝之前是相互獨立的，如果晶粒與晶粒之間不設計靜電釋放通路的話，在靜電釋放的人體放電模型(Human-Body Model，HBM)等某些模型下，沒有靜電釋放通路，會導致靜電釋放失敗(ESD Fail)。

靜態ESD HBM的測試標準有如下幾種：

①VDD-to-GND(正電源對負電源)的靜電放電測試；

②IO-to-VDD(輸入輸出對正電源)的靜電放電測試；

③IO-to-GND(輸入輸出對負電源)的靜電放電測試；以及

④IO-to-IO(輸入輸出對輸入輸出)的靜電放電測試。

其中，MCM封裝的芯片僅有④是與普通封裝的能量宣泄通路是一樣的，①、②、③均沒有直接的ESD通路，很容易造成靜電釋放失敗。

因此，亟需一種用于MCM封裝的靜電釋放保護架構。

發明內容

為了解決晶粒與晶粒之間沒有靜電釋放通路的問題，本發明提出靜電釋放保護架構。

本發明提供了一種靜電釋放保護架構，其特征在于，靜電釋放保護架構包括多個晶粒DIE1…DIEn，其中n大于等于2；

晶粒DIE1至晶粒DIEn-1中的每個晶粒上具有虛擬電源線(Virtual Power Line)、正電源線(Positive Power Line)、負電源線(Negative Power Line)、靜電釋放電路、與虛擬電源線連接的用于內部鍵合線(Inner Bonding wire)的第一焊盤(PAD)、與負電源線連接的用于內部鍵合線的第二焊盤、與正電源線連接的用于連接芯片引腳的第一焊盤、與負電源線連接的用于連接芯片引腳的第二焊盤，其中，每個靜電釋放電路的一端與虛擬電源線連接，另一端與負電源線連接；

晶粒DIEn上具有正電源線、負電源線、與負電源線連接的用于內部鍵合線的第二焊盤、與正電源線連接的用于連接芯片引腳的第一焊盤、與負電源線連接的用于連接芯片引腳的第二焊盤；

其中，相鄰晶粒之間通過內部鍵合線連接，該內部鍵合線的一端與前一個晶粒的第一用于內部鍵合線的焊盤連接，另一端與后一個晶粒的第二用于內部鍵合線的焊盤連接。

在一個實施例中，晶粒DIE1至晶粒DIEn中的每個晶粒上還具有二極管，所述二極管的兩端分別與所述用于連接芯片引腳的第一、第二焊盤連接。