[發(fā)明專利]一種處理器芯片仿真器

在審

• 申請(qǐng)?zhí)枺?/td>: 201710878328.7
• 申請(qǐng)日: 2017-09-26
• 公開（公告）號(hào): CN107544909A
• 公開（公告）日: 2018-01-05
• 發(fā)明（設(shè)計(jì)）人: 許國泰;陳兵;周偉;余景原;張靖韜;王子瑋
• 申請(qǐng)（專利權(quán)）人: 上海市信息網(wǎng)絡(luò)有限公司
• 主分類號(hào): G06F11/36
• 分類號(hào): G06F11/36;G06F15/78
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司31211
• 代理人: 戴廣志

技術(shù)領(lǐng)域

本發(fā)明涉及一種處理器芯片仿真器。

背景技術(shù)

處理器芯片內(nèi)有用戶開發(fā)的用戶程序，在用戶程序的編寫和調(diào)試中，所使用的工具一般是仿真器。仿真器內(nèi)使用包含產(chǎn)品處理器芯片各項(xiàng)功能的仿真芯片，用于模擬產(chǎn)品處理器芯片的工作行為，仿真芯片與仿真器其它部件(存放用戶程序的程序存儲(chǔ)器、存放數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器，以及用戶電腦上的集成開發(fā)環(huán)境等)配合實(shí)現(xiàn)用戶程序的仿真運(yùn)行和各項(xiàng)調(diào)試功能。

處理器芯片一般都含有片內(nèi)XRAM(on-chip expanded RAM，外部隨機(jī)存儲(chǔ)器)，作為存放數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器，可用于數(shù)據(jù)存放、緩存，以及參數(shù)傳遞等等。XRAM在物理特性上具有上電值隨機(jī)的特性，也就是說，芯片每次重新上電后，XRAM內(nèi)數(shù)據(jù)都是隨機(jī)值。這一特性是處理器芯片代碼設(shè)計(jì)時(shí)需要關(guān)注和考慮的，例如，代碼中需要設(shè)計(jì)初始化XRAM數(shù)據(jù)緩存區(qū)、防止數(shù)據(jù)緩沖區(qū)未初始化就讀取內(nèi)容的代碼段等，所以也需要在仿真器設(shè)計(jì)中等效實(shí)現(xiàn)這一功能，供用戶在開發(fā)代碼時(shí)對(duì)這樣的代碼段進(jìn)行調(diào)試和測(cè)試。

現(xiàn)有的仿真器設(shè)計(jì)中，以仿真芯片替代產(chǎn)品芯片，仿真芯片內(nèi)包含了與產(chǎn)品芯片功能、性能基本一致的XRAM模塊，仿真器上電時(shí)仿真芯片內(nèi)的XRAM數(shù)據(jù)是隨機(jī)值，與產(chǎn)品芯片一致。但是，仿真器還需要模擬產(chǎn)品芯片反復(fù)上下電的過程，而一般考慮系統(tǒng)初始化時(shí)間、穩(wěn)定性和使用壽命等因素，仿真器整機(jī)不會(huì)做成反復(fù)重新上下電，而是把來自外圍的上下電等效為一個(gè)復(fù)位信號(hào)，具體來說，就是在發(fā)生下電/重新上電時(shí)，仿真器整體不下電/重新上電，而是檢測(cè)出下電/重新上電的行為，產(chǎn)生一個(gè)進(jìn)入/退出復(fù)位的信號(hào)給仿真芯片，控制仿真芯片進(jìn)入/退出復(fù)位狀態(tài)。退出復(fù)位后，仿真芯片內(nèi)的程序指針、寄存器值、存儲(chǔ)器值等需要都回到上電后的初始狀態(tài)，從功能上等效實(shí)際產(chǎn)品芯片的上電后狀態(tài)。這其中也包括仿真芯片內(nèi)的XRAM區(qū)域，在重上電發(fā)生后XRAM區(qū)域內(nèi)的數(shù)據(jù)需要全部變成隨機(jī)值。現(xiàn)有仿真器的做法是，仿真芯片內(nèi)的XRAM等效為雙口RAM，在檢測(cè)到退出復(fù)位、重新上電的信號(hào)后，仿真器產(chǎn)生一組隨機(jī)數(shù)，并繞開芯片處理器從后臺(tái)通道對(duì)仿真芯片的XRAM區(qū)域執(zhí)行一遍全片寫入隨機(jī)數(shù)操作，從功能上等效了產(chǎn)品芯片重新上電后，XRAM內(nèi)全部變成隨機(jī)值的特性。

但是，實(shí)際產(chǎn)品芯片中重新上電后XRAM內(nèi)數(shù)據(jù)變成隨機(jī)數(shù)是XRAM的物理特性決定的，從重新上電到XRAM數(shù)據(jù)都為隨機(jī)數(shù)，中間是沒有額外耗時(shí)的。現(xiàn)有仿真器中這樣的做法，雖然從功能上等效出了XRAM重新上電后數(shù)據(jù)變?yōu)殡S機(jī)值的功能，但是因?yàn)榇嬖谝粋€(gè)產(chǎn)生一組隨機(jī)數(shù)，并通過后臺(tái)通道對(duì)全XRAM重新寫入隨機(jī)數(shù)的過程，這一過程有一定的耗時(shí)，一般會(huì)有幾十到幾百微秒級(jí)(基于常規(guī)XRAM 5-20納秒寫入延時(shí)，XRAM 10-100K字節(jié)大小，仿真器以60-100M速度寫入)，如果處理器芯片配置中XRAM的容量大小較大、XRAM的寫入時(shí)延較大、仿真器寫入XRAM的操作速度較低，這個(gè)耗時(shí)也會(huì)隨之增加，造成仿真器與實(shí)際產(chǎn)品芯片在上電性能上的明顯差異，不利于用戶代碼的調(diào)試和測(cè)試。同時(shí)，雙口RAM結(jié)構(gòu)較為復(fù)雜，有兩組通道可以對(duì)XRAM進(jìn)行讀寫操作，也降低了系統(tǒng)的可靠性。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種處理器芯片仿真器，能真實(shí)模擬重新上電后產(chǎn)品芯片XRAM模塊變?yōu)殡S機(jī)數(shù)的功能，從用戶代碼調(diào)試和測(cè)試角度看，復(fù)位到XRAM數(shù)據(jù)變?yōu)殡S機(jī)數(shù)的耗時(shí)為零，性能也與產(chǎn)品芯片一致。

為解決上述技術(shù)問題，本發(fā)明的處理器芯片仿真器，包括：復(fù)位檢測(cè)模塊、管理模塊、仿真芯片和XRAM存儲(chǔ)器；所述管理模塊內(nèi)具有隨機(jī)數(shù)發(fā)生器；所述仿真芯片通過標(biāo)準(zhǔn)數(shù)據(jù)/地址總線與XRAM存儲(chǔ)器和管理模塊相連接；所述復(fù)位檢測(cè)模塊通過復(fù)位信號(hào)線與管理模塊和仿真芯片相連接；

所述管理模塊能檢測(cè)出通過復(fù)位信號(hào)線輸入的復(fù)位信號(hào)從有效到無效的變化和從無效到有效的變化；所述管理模塊在檢測(cè)到復(fù)位信號(hào)從無效變成有效時(shí)，控制隨機(jī)數(shù)發(fā)生器產(chǎn)生隨機(jī)數(shù)，并通過與XRAM存儲(chǔ)器連接的標(biāo)準(zhǔn)數(shù)據(jù)/地址總線向全XRAM存儲(chǔ)器區(qū)域?qū)懭腚S機(jī)數(shù)。

所述復(fù)位檢測(cè)模塊能實(shí)時(shí)監(jiān)測(cè)外部激勵(lì)環(huán)境，判斷是否處于下電狀態(tài)，如果處于下電狀態(tài)，則通過所述復(fù)位信號(hào)線向管理模塊和仿真芯片輸出有效復(fù)位信號(hào)；如果不處于下電狀態(tài)，則通過所述復(fù)位信號(hào)線向管理模塊和仿真芯片輸出無效復(fù)位信號(hào)。

所述仿真芯片在通過復(fù)位信號(hào)線得到有效復(fù)位信號(hào)時(shí)，處于復(fù)位狀態(tài)，不能通過所述標(biāo)準(zhǔn)數(shù)據(jù)/地址總線從XRAM存儲(chǔ)器讀寫數(shù)據(jù)；所述仿真芯片在通過復(fù)位信號(hào)線得到無效復(fù)位信號(hào)時(shí)，不處于復(fù)位狀態(tài)，處于正常工作狀態(tài)，能通過所述標(biāo)準(zhǔn)數(shù)據(jù)/地址總線從XRAM存儲(chǔ)器讀寫數(shù)據(jù)。