[發明專利]一種處理器芯片仿真器

在審

• 申請號: 201710878328.7
• 申請日: 2017-09-26
• 公開（公告）號: CN107544909A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 許國泰;陳兵;周偉;余景原;張靖韜;王子瑋
• 申請（專利權）人: 上海市信息網絡有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F15/78
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 戴廣志

1.一種處理器芯片仿真器，其特征在于，包括：復位檢測模塊、管理模塊、仿真芯片和XRAM存儲器；所述管理模塊內具有隨機數發生器；所述仿真芯片通過標準數據/地址總線與XRAM存儲器和管理模塊相連接；所述復位檢測模塊通過復位信號線與管理模塊和仿真芯片相連接；

所述管理模塊能檢測出通過復位信號線輸入的復位信號從有效到無效的變化和從無效到有效的變化；所述管理模塊在檢測到復位信號從無效變成有效時，控制隨機數發生器產生隨機數，并通過與XRAM存儲器連接的標準數據/地址總線向全XRAM存儲器區域寫入隨機數。

2.如權利要求1所述的仿真器，其特征在于：所述復位檢測模塊能實時監測外部激勵環境，判斷是否處于下電狀態，如果處于下電狀態，則通過所述復位信號線向管理模塊和仿真芯片輸出有效復位信號；如果不處于下電狀態，則通過所述復位信號線向管理模塊和仿真芯片輸出無效復位信號。

3.如權利要求1或2所述的仿真器，其特征在于：所述仿真芯片在通過復位信號線得到有效復位信號時，處于復位狀態，不能通過所述標準數據/地址總線從XRAM存儲器讀寫數據；所述仿真芯片在通過復位信號線得到無效復位信號時，不處于復位狀態，處于正常工作狀態，能通過所述標準數據/地址總線從XRAM存儲器讀寫數據。

4.如權利要求3所述的仿真器，其特征在于：所述管理模塊能控制其中的隨機數發生器產生隨機數，供管理模塊使用。所述管理模塊在通過復位信號線得到有效復位信號時，能通過所述標準數據/地址總線向XRAM存儲器寫入數據；所述管理模塊在通過復位信號線得到無效復位信號時，不能通過所述標準數據/地址總線向XRAM存儲器讀寫數據。

5.如權利要求1或2所述的仿真器，其特征在于：所述管理模塊能控制其中的隨機數發生器產生隨機數，供管理模塊使用。所述管理模塊在通過復位信號線得到有效復位信號時，能通過所述標準數據/地址總線向XRAM存儲器寫入數據；所述管理模塊在通過復位信號線得到無效復位信號時，不能通過所述標準數據/地址總線向XRAM存儲器讀寫數據。

6.如權利要求1或2所述的仿真器，其特征在于：所述XRAM存儲器使用單口RAM結構實現。

7.一種處理器芯片仿真器，其特征在于，包括：復位檢測模塊、管理模塊、仿真芯片和XRAM存儲器；所述管理模塊內具有隨機數發生器；所述仿真芯片通過標準數據/地址總線與XRAM存儲器和管理模塊相連接；所述復位檢測模塊通過復位信號線與管理模塊和仿真芯片相連接。

8.如權利要求7所述的仿真器，其特征在于：所述XRAM存儲器由單口RAM構成。

9.如權利要求7所述的仿真器，其特征在于：所述仿真芯片由FPGA芯片構成。

10.如權利要求7所述的仿真器，其特征在于：所述復位檢測模塊由通用處理器芯片加供電檢測傳感器構成；所述管理模塊由通用處理器芯片構成。