[發(fā)明專利]一種晶體管、鉗位電路及集成電路

有效

• 申請?zhí)枺?/td>: 201710874226.8
• 申請日: 2017-09-25
• 公開（公告）號: CN108039364B
• 公開（公告）日: 2021-01-12
• 發(fā)明（設(shè)計）人: 蔡小五;羅家俊;劉海南;曾傳濱;卜建輝;陸江;趙海濤
• 申請（專利權(quán)）人: 中國科學院微電子研究所
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H03K19/003
• 代理公司: 北京華沛德權(quán)律師事務(wù)所 11302
• 代理人: 房德權(quán)

本發(fā)明公開了一種晶體管、鉗位電路及集成電路，所述晶體管包括：襯底、位于所述襯底上的氧化物層、位于所述氧化物層上的硅層；所述硅層上設(shè)置有源區(qū)和漏區(qū)，所述源區(qū)和所述漏區(qū)之間為溝道區(qū)，其中，所述源區(qū)和所述漏區(qū)均為第一摻雜類型的重摻雜；所述溝道區(qū)上設(shè)置有多晶硅，所述多晶硅為所述金屬?氧化物半導(dǎo)體場效應(yīng)晶體管的柵極，其中，所述柵極的兩個端部為非摻雜多晶硅，所述柵極的中部為第二摻雜類型的重摻雜，所述第一摻雜類型與所述第二摻雜類型不相同。本發(fā)明提供的器件和電路，用以解決現(xiàn)有技術(shù)中用于靜電保護的MOSFET存在靜電保護能力和漏電控制不能兼顧的技術(shù)問題。在保證ESD保護能力的基礎(chǔ)上實現(xiàn)減小漏電的技術(shù)效果。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種晶體管、鉗位電路及集成電路。

背景技術(shù)

隨著集成電路工藝的進步，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的特征尺寸越來越小，柵氧化層的厚度也越來越薄，在這種趨勢下，使用高性能的靜電放電(Electron Static Discharge,ESD)防護器件來泄放靜電電荷以保護柵極氧化層顯得十分重要。ESD是當一個集成電路的管腳浮接時，大量靜電荷從外向內(nèi)灌入集成電路的瞬時過程，整個過程大約耗時1us。在集成電路的靜電放電時會產(chǎn)生數(shù)百甚至數(shù)千伏特的高壓，將集成電路中輸入級的柵氧化層擊穿。為了能夠承受如此高的靜電放電電壓，集成電路產(chǎn)品通常必須使用具有高性能、高耐受力的靜電放電保護器件。

隨著絕緣襯底上的硅(Silicon-On-Insulator，SOI)技術(shù)的快速進展，SOI集成電路的ESD保護已成為一個主要的可靠性設(shè)計問題。如圖1所示的鉗位電路Power Clamp被經(jīng)常用在SOI集成電路VDD和VSS之間進行ESD保護，一般的檢測電路RC觸發(fā)的Power clamp，基于RC時間常數(shù)的控制電路被設(shè)計用來控制NMOS器件的導(dǎo)通，該NMOS器件的漏極(drain)連接到VDD，其源極(source)連接到VSS。當有ESD電壓出現(xiàn)跨在VDD與VSS電源線之間時，該NMOS器件即會被導(dǎo)通而在VDD與VSS之間形成一暫時性的低阻抗通路，ESD放電電流即由該NMOS器件泄放掉。利用此ESD箝制電路，可以有效地防護VDD對VSS的ESD放電。

一般的RC觸發(fā)的Power clamp，為了達到有效的泄放ESD電流，需要一個比較大的MOS(BigFET)，具體結(jié)構(gòu)如圖2所示，此BigFET溝道寬度約為1000um-5000um。如此大的BigFET放置在VDD和VSS之間，會產(chǎn)生比較大的漏電。

當前，一般通過調(diào)整Power Clamp中的BigFET溝道長度L、溝道寬度W來減小漏電。增大溝道長度L、減小溝道寬度W可以在一定程度上減小漏電，但是增大溝道長度L、減小溝道寬度W會減弱Power Clamp的ESD保護能力。

也就是說，現(xiàn)有技術(shù)中用于靜電保護的MOSFET存在靜電保護能力和漏電控制不能兼顧的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明通過提供一種晶體管、鉗位電路及集成電路，解決了現(xiàn)有技術(shù)中用于靜電保護的MOSFET存在靜電保護能力和漏電控制不能兼顧的技術(shù)問題。

一方面，為解決上述技術(shù)問題，本發(fā)明的實施例提供了如下技術(shù)方案：

一種金屬氧化物半導(dǎo)體場效應(yīng)晶體管，包括：

襯底、位于所述襯底上的氧化物層、位于所述氧化物層上的硅層；

所述硅層上設(shè)置有源區(qū)和漏區(qū)，所述源區(qū)和所述漏區(qū)之間為溝道區(qū)，其中，所述源區(qū)和所述漏區(qū)均為第一摻雜類型的重摻雜；

所述溝道區(qū)上設(shè)置有多晶硅，所述多晶硅為所述金屬-氧化物半導(dǎo)體場效應(yīng)晶體管的柵極，其中，所述柵極的兩個端部為非摻雜多晶硅，所述柵極的中部為第二摻雜類型的重摻雜，所述第一摻雜類型與所述第二摻雜類型不相同。