[發(fā)明專利]仲裁電路

有效

• 申請?zhí)枺?/td>: 201710866229.7
• 申請日: 2017-09-22
• 公開（公告）號(hào): CN109547011B
• 公開（公告）日: 2022-11-29
• 發(fā)明（設(shè)計(jì)）人: 張昭勇;林世欽;王維償
• 申請（專利權(quán)）人: 智原科技股份有限公司
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 李昕巍;章侃銥

一種可快速脫離亞穩(wěn)態(tài)的仲裁電路，包括：第一或非門，第一輸入接收第一請求信號(hào)，第二輸入連接至第一節(jié)點(diǎn)，輸出端連接至第二節(jié)點(diǎn)；第二或非門，第一輸入接收第二請求信號(hào)，第二輸入連接至第二節(jié)點(diǎn)，輸出端連接至第一節(jié)點(diǎn)；第一晶體管，源極連接至第一節(jié)點(diǎn)，柵極連接至第二節(jié)點(diǎn)，漏極產(chǎn)生第一確認(rèn)信號(hào)；第二晶體管，源極連接至電源電壓，柵極連接至第二節(jié)點(diǎn)，漏極連接至第一晶體管的漏極；第三晶體管，源極連接至第二節(jié)點(diǎn)，柵極連接至第一節(jié)點(diǎn)，漏極產(chǎn)生第二確認(rèn)信號(hào)；第四晶體管，源極連接至電源電壓，柵極連接至第一節(jié)點(diǎn)，漏極連接至第三晶體管的漏極；上拉電路，連接至第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第一或非門的第一輸入端以及第二或非門的第一輸入端。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，特別涉及一種異步仲裁電路(asynchronousarbitrating circuit)。

背景技術(shù)

在邏輯電路設(shè)計(jì)中，仲裁電路可以接收多個(gè)請求信號(hào)(request signal)，并根據(jù)多個(gè)請求信號(hào)的先后次序，決定這些請求信號(hào)的優(yōu)先權(quán)(priority)。

舉例來說，當(dāng)一個(gè)電路系統(tǒng)中有多個(gè)控制器可以存取存儲(chǔ)器時(shí)，在電路系統(tǒng)中即需要設(shè)計(jì)一仲裁電路。當(dāng)多個(gè)控制器發(fā)出讀取要求時(shí)，仲裁電路必須根據(jù)讀取要求的先后次序來決定那一個(gè)控制器被認(rèn)可(acknowledged)，其具有優(yōu)先權(quán)來讀取存儲(chǔ)器的數(shù)據(jù)，而其他的控制器無法被認(rèn)可，無法讀取存儲(chǔ)器的數(shù)據(jù)。

發(fā)明內(nèi)容

本發(fā)明涉及一種仲裁電路，包括：一第一或非門，具有一第一輸入端接收一第一請求信號(hào)，一第二輸入端連接至一第一節(jié)點(diǎn)，一輸出端連接至一第二節(jié)點(diǎn)；一第二或非門，具有一第一輸入端接收一第二請求信號(hào)，一第二輸入端連接至該第二節(jié)點(diǎn)，一輸出端連接至該第一節(jié)點(diǎn)；一第一晶體管，具有一源極端連接至該第一節(jié)點(diǎn)，一柵極端連接至該第二節(jié)點(diǎn)，一漏極端產(chǎn)生一第一確認(rèn)信號(hào)；一第二晶體管，具有一源極端連接至一電源電壓，一柵極端連接至該第二節(jié)點(diǎn)，一漏極端連接至該第一晶體管的該漏極端；一第三晶體管，具有一源極端連接至該第二節(jié)點(diǎn)，一柵極端連接至該第一節(jié)點(diǎn)，一漏極端產(chǎn)生一第二確認(rèn)信號(hào)；一第四晶體管，具有一源極端連接至該電源電壓，一柵極端連接至該第一節(jié)點(diǎn)，一漏極端連接至該第三晶體管的該漏極端；以及一上拉電路，連接至該第一節(jié)點(diǎn)、該第二節(jié)點(diǎn)、該第一或非門的該第一輸入端以及該第二或非門的該第一輸入端；其中，當(dāng)該第一請求信號(hào)與該第二請求信號(hào)同時(shí)為一邏輯低電平時(shí)，該上拉電路將該第二節(jié)點(diǎn)的電壓上拉至一邏輯高電平。

本發(fā)明涉及一種仲裁電路，包括：一第一與非門，具有一第一輸入端接收一第一請求信號(hào)，一第二輸入端連接至一第一節(jié)點(diǎn)，一輸出端連接至一第二節(jié)點(diǎn)；一第二與非門，具有一第一輸入端接收一第二請求信號(hào)，一第二輸入端連接至該第二節(jié)點(diǎn)，一輸出端連接至該第一節(jié)點(diǎn)；一第一晶體管，具有一源極端連接至該第一節(jié)點(diǎn)，一柵極端連接至該第二節(jié)點(diǎn)，一漏極端產(chǎn)生一第一確認(rèn)信號(hào)；一第二晶體管，具有一源極端連接至一接地端，一柵極端連接至該第二節(jié)點(diǎn)，一漏極端連接至該第一晶體管的該漏極端；一第三晶體管，具有一源極端連接至該第二節(jié)點(diǎn)，一柵極端連接至該第一節(jié)點(diǎn)，一漏極端產(chǎn)生一第二確認(rèn)信號(hào)；一第四晶體管，具有一源極端連接至該接地端，一柵極端連接至該第一節(jié)點(diǎn)，一漏極端連接至該第三晶體管的該漏極端；以及一下拉電路，連接至該第一節(jié)點(diǎn)、該第二節(jié)點(diǎn)、該第一與非門的該第一輸入端以及該第二與非門的該第一輸入端；其中，當(dāng)該第一請求信號(hào)與該第二請求信號(hào)同時(shí)為一邏輯高電平時(shí)，該下拉電路將該第二節(jié)點(diǎn)的電壓下拉至一邏輯低電平。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合說明書附圖詳細(xì)說明如下。

附圖說明

圖1A至圖1B為本發(fā)明仲裁電路的第一實(shí)施例以及相關(guān)信號(hào)示意圖。

圖2A至圖2D為本發(fā)明仲裁電路的第二實(shí)施例、兩個(gè)上拉電路實(shí)施例以及相關(guān)信號(hào)示意圖。

圖3A至圖3D為本發(fā)明仲裁電路的第三實(shí)施例、兩個(gè)下拉電路實(shí)施例以及相關(guān)信號(hào)示意圖。

具體實(shí)施方式