[發(fā)明專利]一種實現(xiàn)均勻疊構可加工性的PCB板設計方法及PCB板

在審

• 申請?zhí)枺?/td>: 201710865769.3
• 申請日: 2017-09-22
• 公開（公告）號: CN107734852A
• 公開（公告）日: 2018-02-23
• 發(fā)明（設計）人: 武寧
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K1/02;H05K3/46
• 代理公司: 濟南舜源專利事務所有限公司37205
• 代理人: 張亮

技術領域

本發(fā)明涉及PCB板領域，具體涉及一種通過改變芯板銅厚組合方式來實現(xiàn)均勻疊構可加工性的設計方法及PCB板。

背景技術

隨著電子技術快速發(fā)展，Server產(chǎn)品設計傾向于高密高速，差異化方向發(fā)展。產(chǎn)品高速IO功能及數(shù)量的增多，結構尺寸的縮減，造成PCB板上Layout設計難度增大。

為實現(xiàn)在結構尺寸限制的條件下，滿足更多高速IO接口走線的可行性，確保高速信號傳輸質量及系統(tǒng)運行的穩(wěn)定性，在PCB設計時，通常會通過增加疊層層數(shù)，采用均勻疊構設計等方式來實現(xiàn)。其中，均勻疊層設計的應用，因高速信號上下介質層厚度均稱，板材介電常數(shù)DK值相差較小，可有效抑制各高速走線之間的串擾影響。因而，方便各高速走線在較小的耦合間距下布線，使其更多數(shù)量的高速走線能在同層實現(xiàn)布線的可行性。

然而，在均勻疊層設計時，從設計習慣性考慮，都是采用兩面銅厚規(guī)格一樣的Core芯板結構，此種芯板應用時，在疊層設計時往往會存在一些缺陷限制。比如，當板厚度一定，疊層層數(shù)較多時，其均勻疊構中芯板和PP厚度相對偏薄，若高速走線特性阻抗值較大時，為滿足阻抗值要求話，其走線線寬值將偏細較多，如2.5mil線寬，此線寬數(shù)值已超出板廠批量生產(chǎn)能力，會影響到PCB板廠生產(chǎn)加工可行性，造成板卡生產(chǎn)加工難度增大，報廢率提升的風險。因而為降低PCB加工生產(chǎn)復雜度，通常做法是采用low dk值板材，以此降低傳輸線與參考層之間的寄生電容，在滿足阻抗值要求下，提高信號線寬度，但其提高了成本。

發(fā)明內容

為解決在設計條件局限性下，均勻疊層中信號走線上下層介質厚度偏薄造成走線線寬偏細引起的板卡生產(chǎn)良率偏低的風險問題，本發(fā)明提出一種通過改變芯板銅厚組合方式來實現(xiàn)均勻疊構可加工性的設計方法以及PCB板結構。

本發(fā)明提供一種通過改變芯板銅厚組合方式來實現(xiàn)均勻疊構可加工性的設計方法，其特征在于：設計PCB板為疊層結構，層數(shù)為多層；將PCB板中的芯板的銅厚規(guī)格設置為不對稱。

進一步的，設置所述芯板一層1oz銅厚，一層0.5oz銅厚。

本發(fā)明還提供一種PCB板，其包括芯板，其中，芯板的銅厚規(guī)格不對稱。

進一步的，所述芯板一層1oz銅厚，一層0.5oz銅厚。

有益效果：通過本發(fā)明提出一種通過改變芯板銅厚組合方式來實現(xiàn)均勻疊構可加工性的設計方法，有效控制了因更換Low dk板材作為走線線寬補償帶來的成本提升以及提升板卡加工生產(chǎn)良率，也保證了差分走線的阻抗值，同時，信號走線的IL插入損耗指標也差異不大，確保了信號在通道鏈路上傳輸質量。

附圖說明

附圖1是原始板厚1.6mm,12層疊，芯板上下銅厚為1oz的均勻疊層示意圖；

附圖2是根據(jù)附圖1，采用Polar9000阻抗軟件模擬差分阻抗100ohm時的差分走線線距線距示意圖；

附圖3是芯板上下銅厚都變更成0.5oz時的均勻疊層示意圖；

附圖4是根據(jù)附圖1和圖3所示，芯板上下銅厚規(guī)格同時變動前后，電源網(wǎng)絡質量分析示意圖；

附圖5是本發(fā)明改進方案下，芯板設計采用非對稱銅厚規(guī)格時的均勻疊層示意圖；

附圖6是按附圖5所示，Polar9000模擬差分阻抗100ohm時的差分走線線寬線距示意圖；

附圖7是信號層銅厚變動前后，傳輸線IL插入損耗波形對比示意圖；

附圖8是本發(fā)明改進的設置芯板銅厚規(guī)格的流程圖。

附圖9是走線特征阻抗計算公式。

具體實施方式

以下結合說明書附圖及具體實施例進一步說明本發(fā)明的技術方案。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明的發(fā)明構思如下：

為降低均勻疊層設計時，因設計條件局限性下，信號走線線寬偏細帶來的板廠生產(chǎn)加工難度增大的風險，本發(fā)明提出了一種通過改變芯板銅厚組合方式來實現(xiàn)均勻疊構可加工性的設計方法。

其方法為：在設計條件約束下，在滿足信號阻抗要求及不影響電源平面設計指標下，采用非對稱銅厚規(guī)格的芯板設計結構，通過降低信號層上的銅厚度，以此減少傳輸線和相鄰參考層上的寄生電容效應，補償走線線寬。

同時，因僅更換了Core芯板上覆銅面的銅厚規(guī)格，其帶來的芯板成本變化可忽略不計，因而可有效的控制產(chǎn)品開發(fā)成本及提升板卡加工生產(chǎn)良率。