[發明專利]制造三維半導體器件的方法

有效

• 申請號: 201710864922.0
• 申請日: 2017-09-22
• 公開（公告）號: CN107871743B
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 金基雄;金孝亭;徐基銀;張氣薰;權炳昊;尹普彥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B43/27
• 分類號: H10B43/27;H10B43/35;H10B43/40;H10B41/27;H10B41/35;H10B41/41;H10B41/42
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

1.一種制造三維半導體器件的方法，包括：

提供具有外圍電路區和單元陣列區的基板；

在所述基板的所述外圍電路區上形成外圍結構；

順序地形成下犧牲層和下絕緣層以覆蓋所述基板的所述外圍結構和所述單元陣列區，所述下絕緣層包括在所述外圍結構上的突出部分；

形成蝕刻停止圖案以覆蓋在所述單元陣列區上的所述下絕緣層的頂表面并且暴露所述下絕緣層的所述突出部分；

對所述下絕緣層的所述突出部分執行平坦化工藝以形成下絕緣平坦化層，所述平坦化工藝使用所述蝕刻停止圖案作為蝕刻停止層執行；

去除所述蝕刻停止圖案；以及

在所述單元陣列區上形成模制結構，所述模制結構包括豎直地且交替地堆疊在所述下絕緣平坦化層上的上犧牲層和上絕緣層。

2.根據權利要求1所述的方法，其中所述外圍結構的頂表面位于所述下犧牲層的頂表面與所述上犧牲層中的最下面一個上犧牲層的底表面之間。

3.根據權利要求1所述的方法，其中所述外圍結構具有第一厚度，所述下犧牲層具有小于所述第一厚度的第二厚度。

4.根據權利要求3所述的方法，其中所述下絕緣層具有第三厚度，所述第三厚度大于所述第一厚度和所述第二厚度之和。

5.根據權利要求1所述的方法，其中所述下犧牲層的頂表面在所述單元陣列區上比在所述外圍電路區上低。

6.根據權利要求5所述的方法，其中，在所述外圍電路區上，所述下絕緣平坦化層的頂表面與所述下犧牲層的所述頂表面基本上共面或低于所述下犧牲層的所述頂表面。

7.根據權利要求1所述的方法，還包括在所述單元陣列區上，用下電極替換所述下犧牲層的一部分以及用上電極替換所述上犧牲層。

8.根據權利要求1所述的方法，其中在形成所述模制結構之前：

使所述下絕緣平坦化層的頂表面凹進以暴露所述下犧牲層的在所述外圍電路區上的部分；以及

在所述凹進的下絕緣平坦化層上形成虛設絕緣層，

其中所述虛設絕緣層形成為覆蓋所述下犧牲層的暴露部分。

9.根據權利要求1所述的方法，還包括在形成所述下絕緣層之前，圖案化所述下犧牲層以在所述外圍電路區上形成虛設犧牲圖案并且在所述單元陣列區上形成下犧牲圖案，所述虛設犧牲圖案覆蓋所述外圍結構，

其中所述下絕緣層形成為共形地覆蓋所述虛設犧牲圖案和所述下犧牲圖案。

10.根據權利要求1所述的方法：

其中形成所述外圍結構包括在所述基板的所述外圍電路區上形成彼此間隔開的外圍柵堆疊；以及

其中所述下犧牲層和所述下絕緣層形成為共形地覆蓋所述外圍柵堆疊。

11.根據權利要求10所述的方法，其中所述下絕緣平坦化層保留在所述外圍柵堆疊之間并且在所述下犧牲層上。

12.根據權利要求1所述的方法，還包括：

在所述下絕緣平坦化層上形成絕緣間隙填充層以覆蓋所述模制結構，所述絕緣間隙填充層包括在所述單元陣列區上的突出部分；

圖案化所述絕緣間隙填充層以蝕刻所述絕緣間隙填充層的所述突出部分；以及

對所述圖案化的絕緣間隙填充層執行平坦化工藝以形成絕緣平坦化間隙填充層。

13.根據權利要求12所述的方法，其中，在所述外圍電路區上，所述絕緣間隙填充層的頂表面位于比所述模制結構的頂表面的水平高的水平處。