[發(fā)明專利]制造三維半導(dǎo)體器件的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710864922.0
• 申請(qǐng)日: 2017-09-22
• 公開（公告）號(hào): CN107871743B
• 公開（公告）日: 2023-05-02
• 發(fā)明（設(shè)計(jì)）人: 金基雄;金孝亭;徐基銀;張氣薰;權(quán)炳昊;尹普彥
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): H10B43/27
• 分類號(hào): H10B43/27;H10B43/35;H10B43/40;H10B41/27;H10B41/35;H10B41/41;H10B41/42
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 屈玉華

提供了一種制造三維半導(dǎo)體器件的方法。該方法包括：提供具有外圍電路區(qū)和單元陣列區(qū)的基板；在基板的外圍電路區(qū)上形成外圍結(jié)構(gòu)；以及在單元陣列區(qū)上形成電極結(jié)構(gòu)。電極結(jié)構(gòu)包括下電極、在下電極上的下絕緣平坦化層、以及豎直地且交替地堆疊在下絕緣平坦化層上的上電極和上絕緣層，下絕緣平坦化層可以延伸以覆蓋外圍電路區(qū)上的外圍結(jié)構(gòu)。上絕緣平坦化層被形成為覆蓋電極結(jié)構(gòu)和外圍電路區(qū)上的下絕緣平坦化層。

技術(shù)領(lǐng)域

本公開總地涉及半導(dǎo)體器件，更具體地，涉及三維半導(dǎo)體器件以及制造三維半導(dǎo)體器件的相關(guān)方法。

背景技術(shù)

需要半導(dǎo)體器件的高集成度以滿足消費(fèi)者對(duì)于優(yōu)異的性能和成本限制的需求。因?yàn)榧啥仁谴_定產(chǎn)品價(jià)格的重要因素，所以期望提高的集成度。在二維或平面半導(dǎo)體器件的情形下，集成度主要由被單位存儲(chǔ)單元占據(jù)的面積確定，因而，集成度大大受精細(xì)圖案形成技術(shù)的水平影響。然而，提高圖案精度所需的昂貴工藝設(shè)備對(duì)提高二維或平面半導(dǎo)體器件的集成度設(shè)定了實(shí)際限制。為了解決這些問題，已經(jīng)提出了包括三維地布置的存儲(chǔ)單元的三維半導(dǎo)體存儲(chǔ)器件。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的一些實(shí)施方式提供了制造高集成的半導(dǎo)體器件的方法。制造三維半導(dǎo)體器件的方法包括：提供具有外圍電路區(qū)和單元陣列區(qū)的基板；在基板的外圍電路區(qū)上形成外圍結(jié)構(gòu)；順序地形成下犧牲層和下絕緣層以覆蓋基板的外圍結(jié)構(gòu)和單元陣列區(qū)并且在外圍結(jié)構(gòu)上具有突出部分；形成蝕刻停止圖案以覆蓋在單元陣列區(qū)上的下絕緣層的頂表面并且暴露下絕緣層的突出部分；對(duì)下絕緣層的突出部分執(zhí)行其中使用蝕刻停止圖案作為蝕刻停止層的平坦化工藝以形成下絕緣平坦化層；去除蝕刻停止圖案；以及在單元陣列區(qū)上形成模制結(jié)構(gòu)。模制結(jié)構(gòu)包括豎直地且交替地堆疊在下絕緣平坦化層上的上犧牲層和上絕緣層。

本發(fā)明構(gòu)思的另外的實(shí)施方式提供了制造三維半導(dǎo)體器件的方法，該方法包括：提供具有外圍電路區(qū)和單元陣列區(qū)的基板；在基板的外圍電路區(qū)上形成外圍結(jié)構(gòu)；以及在基板的單元陣列區(qū)上形成電極結(jié)構(gòu)。電極結(jié)構(gòu)包括下電極、在下電極上的下絕緣平坦化層、以及豎直地且交替地堆疊在下絕緣平坦化層上的上電極和上絕緣層，下絕緣平坦化層延伸以覆蓋外圍電路區(qū)上的外圍結(jié)構(gòu)。在形成電極結(jié)構(gòu)之后，上絕緣平坦化層可以被進(jìn)一步形成為覆蓋電極結(jié)構(gòu)和外圍電路區(qū)上的下絕緣平坦化層。

附圖說明

從以下結(jié)合附圖的簡要描述，示例實(shí)施方式將被更清晰地理解。附圖描繪了如在此描述的非限制性的示例實(shí)施方式。

圖1是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的示意性構(gòu)造的平面圖。

圖2是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的電路圖。

圖3是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的平面圖。

圖4至20是示出在根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的制造三維半導(dǎo)體存儲(chǔ)器件中的處理步驟的截面圖。

圖21是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的截面圖。

圖22是圖21的部分‘A’的放大圖。

圖23和24是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的截面圖。

圖25至31是示出在根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的制造三維半導(dǎo)體存儲(chǔ)器件中的處理步驟的截面圖。

圖32至37是示出在根據(jù)本發(fā)明構(gòu)思的一些實(shí)施方式的制造三維半導(dǎo)體存儲(chǔ)器件中的處理步驟的截面圖。

具體實(shí)施方式

在下文，將通過參考附圖說明本發(fā)明構(gòu)思的示例實(shí)施方式來詳細(xì)描述本發(fā)明構(gòu)思。在圖中相同的附圖標(biāo)記表示相同的元件，因而為了簡潔，將省略其詳細(xì)描述。