[發(fā)明專利]寫入輔助單元在審
| 申請(qǐng)?zhí)枺?/td> | 201710859141.2 | 申請(qǐng)日： | 2017-09-21 |
| 公開(kāi)（公告）號(hào)： | CN108122575A | 公開(kāi)（公告）日： | 2018-06-05 |
| 發(fā)明（設(shè)計(jì)）人： | 陳炎輝;賽爾·普特·辛格 | 申請(qǐng)（專利權(quán)）人： | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào)： | G11C11/419 | 分類號(hào)： | G11C11/419 |
| 代理公司： | 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人： | 路勇 |
| 地址： | 中國(guó)臺(tái)灣新竹市*** | 國(guó)省代碼： | 中國(guó)臺(tái)灣;71 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 門晶體管 電耦合 電壓陣列 輔助單元 下拉電壓 位線 寫入 上拉晶體管 電壓調(diào)整 位線耦合 耦合到 配置 | ||
【權(quán)利要求書】：
1.一種寫入輔助單元，其包含：
第一上拉晶體管，其電耦合到電壓陣列和第一節(jié)點(diǎn)；
第一通過(guò)門晶體管，其電耦合到所述第一節(jié)點(diǎn)；和
位線，其電耦合到所述第一通過(guò)門晶體管和下拉電壓，其中所述第一通過(guò)門晶體管被配置成選擇性地將所述位線耦合到所述第一節(jié)點(diǎn)，且其中所述下拉電壓被配置成在所述位線被耦合到所述第一節(jié)點(diǎn)時(shí)將所述電壓陣列的電壓從第一電壓調(diào)整到第二電壓。
下載完整專利技術(shù)內(nèi)容需要扣除積分，VIP會(huì)員可以免費(fèi)下載。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司，未經(jīng)臺(tái)灣積體電路制造股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710859141.2/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 一種絕緣門極晶體管過(guò)流保護(hù)裝置
- 隨機(jī)訪問(wèn)存儲(chǔ)器單元結(jié)構(gòu)、隨機(jī)訪問(wèn)存儲(chǔ)器及其操作方法
- 用于測(cè)量SRAM的上拉或下拉器件的閾值電壓的方法和電路
- 用于測(cè)量SRAM的傳輸門器件的閾值電壓的方法和電路
- 具有垂直全環(huán)柵MOSFET的SRAM單元
- 具有讀優(yōu)選單元結(jié)構(gòu)、寫驅(qū)動(dòng)器的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、相關(guān)系統(tǒng)和方法
- 靜態(tài)存儲(chǔ)單元、陣列及器件
- 用于SRAM單元的晶體管基體偏置控制電路
- 一種應(yīng)用于可逆邏輯電路的NFT可逆邏輯門電路
- 后備域數(shù)據(jù)保護(hù)的電路及其方法
