[發明專利]高壓工藝集成電路方法

在審

• 申請號: 201710851519.4
• 申請日: 2017-09-19
• 公開（公告）號: CN107785324A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 王惠惠;金鋒;鄧彤
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/8249
• 分類號: H01L21/8249
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體制造領域，特別是指一種高壓工藝集成電路方法。

背景技術

目前的高壓BCD集成電路工藝中，一般采用N阱、P阱形成低壓阱區，深擴散阱DNW形成高壓器件的漂移區。高值電阻則通常淀積一層多晶硅并額外增加一張第二層多晶硅光罩并通過輕摻雜注入形成。

發明內容

本發明所要解決的技術問題在于提供一種高壓工藝集成電路方法，能夠降低工藝成本。

為解決上述問題，本發明所述的一種高壓工藝集成電路方法，包含如下的步驟：

步驟1，按照高壓BCD工藝，在P型襯底上注入形成N型深阱,以及注入形成P阱；在高阻區域形成熱氧化層；

步驟2，對器件表面進行雜質的整體注入，調整N型深阱區硅表面摻雜的濃度，進而調整PMOS閾值電壓達到設計要求；

步驟3，淀積柵極熱氧化層及多晶硅，進行低摻雜注入，調節多晶硅電阻值達到高值電阻的阻值要求；完成多晶硅柵極及高值電阻的刻蝕成型；完成CMOS中PMOS和NMOS的源漏極注入；

步驟4，淀積層間介質，刻蝕接觸孔并制作電極、引出。

進一步地，所述步驟1中，利用N型深阱的注入替代N阱的注入，通過器件表面整體注入調節PMOS的閾值電壓。

進一步地，所述的器件表面整體注入的雜質為砷，注入能量為80～120keV,注入劑量為9E11～5E12cm^-2。

進一步地，所述步驟2中，整體注入的雜質為砷或磷,注入能量為80～140keV,注入劑量為1E11～6E11cm^-2。

進一步地，所述步驟3中，同時利用PMOS和NMOS的源漏極的注入來完成多晶硅柵極的摻雜，調節多晶硅柵極的阻值。

本發明所述高壓工藝集成電路方法，在常規工藝流程的基礎上，針對CMOS器件，可以省去N阱并采用N型深阱替代。由此PMOS器件將由埋溝器件變為表面溝道器件，可以借助普注N型注入加以調節PMOS閾值電壓。省去高值電阻的多晶硅及二次多晶硅的光刻步驟，可以采用CMOS柵極多晶硅并注入低摻雜P型調節高值電阻方塊阻值。而器件部分的柵極多晶硅可以借助后續工藝的源極注入來調節柵極多晶硅方塊電阻。節省了工藝成本。

附圖說明

圖1是BCD工藝中器件的結構示意圖，包含左側的CMOS區域以及右側的高值電阻區。

圖2～5是本發明工藝步驟示意圖。

圖6是本發明工藝步驟流程圖。

具體實施方式

本發明所述的高壓工藝集成電路方法，包含如下的步驟：

步驟1，按照高壓BCD工藝，襯底上分為CMOS區以及高壓區(或高值電阻區、高阻區域)，在P型襯底上注入形成N型深阱DNW,以及注入形成P阱。如圖2所示。相比傳統工藝，本發明利用N型深阱的注入替代傳統工藝中N阱的注入，通過器件表面整體注入調節PMOS的閾值電壓。

所述的器件表面整體注入的雜質為砷，注入能量為80～120keV,注入劑量為9E11～5E12cm^-2。

同時，與傳統工藝一致，在器件的高阻區域形成熱氧化層LOCOS，后續將形成高值電阻。

步驟2，如圖3所示，對器件表面進行雜質的整體注入，整體注入的雜質為砷或磷,注入能量為80～140keV,注入劑量為1E11～6E11cm^-2。調整N型深阱區域的硅表面摻雜的濃度，進而調整PMOS閾值電壓達到設計要求。

步驟3，如圖4所示，淀積柵極熱氧化層及多晶硅，進行低摻雜的P型雜質注入，調節高值電阻多晶硅電阻值達到阻值要求；完成多晶硅柵極及高值電阻的刻蝕成型；完成CMOS中PMOS和NMOS的源漏極注入。同時利用PMOS和NMOS的源漏極的注入再來完成多晶硅柵極的摻雜，調節多晶硅柵極的阻值。

步驟4，如圖5所示，與常規工藝相同，淀積層間介質，刻蝕接觸孔并制作電極、引出。

本發明相比于傳統工藝，采用CMOS柵極多晶硅的低摻雜P型注入來調節高值電阻的電阻值，利用CMOS的源區及漏區注入來同時調整多晶硅柵極的方塊電阻，省掉高值電阻的一次光刻步驟，節省了工藝成本。

以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。