[發明專利]嵌入式組件封裝結構及其制造方法

有效

• 申請號: 201710846829.7
• 申請日: 2017-09-19
• 公開（公告）號: CN107845613B
• 公開（公告）日: 2019-05-24
• 發明（設計）人: 李志成;田興國;蔡麗娟
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/367;H01L23/488;H01L21/56;H01L21/60
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

一種封裝結構包含界定供安置裸片的空腔的載體。電介質材料填充所述裸片周圍的所述空腔。第一導電層安置在所述載體的第一表面上方。第一電介質層安置在所述裸片的有源表面、所述第一導電層及所述載體的所述第一表面上方。第一導電圖案安置在所述第一電介質層上方，且電連接到所述第一導電層及所述裸片的所述有源表面。第二電介質層安置在所述載體的所述第二表面上方，且界定具有與所述空腔的側壁對準的壁的孔。第二導電層安置在所述第二電介質層上方。第三導電層安置在所述空腔的所述側壁及所述第二電介質層的所述壁上。

技術領域

本公開涉及封裝結構及其制造方法。確切地說，本公開涉及具有嵌入式組件的封裝結構及制造此類封裝結構的方法。

背景技術

至少部分地由對于較小組件及增強型性能的需求驅使，半導體組件變得越來越復雜。

可將嵌入式技術視為實現具有多功能性的較高水平的整合及形成因素收縮優點的解決方案。傳統地，嵌入裸片的動作已承受由諸多因素引起的負擔，例如：將已知良好裸片專用于較差產生襯底內置工藝；較長循環時間；檢測、測試及重工嵌入式裸片結構的難度。

發明內容

在一或多個實施例中，一種封裝結構包含界定供安置裸片的空腔的載體。電介質材料填充所述裸片周圍的所述空腔。第一導電層安置在所述載體的第一表面上方。第一電介質層安置在所述裸片的有源表面、所述第一導電層及所述載體的所述第一表面上方。第一導電圖案安置在所述第一電介質層上方，且電連接到所述第一導電層及所述裸片的所述有源表面。第二電介質層安置在所述載體的所述第二表面上方，且界定具有與所述空腔的側壁對準的壁的孔。第二導電層安置在所述第二電介質層上方。第三導電層安置在所述空腔的所述側壁及所述第二電介質層的所述壁上。

在一或多個實施例中，一種封裝結構包含界定空腔的載體。裸片安置在所述空腔中。所述裸片具有有源表面及與所述有源表面相對的背表面。所述裸片包含位于所述有源表面上的接觸墊。第一導電層安置在所述載體的第一表面上方。第一電介質層安置在所述裸片的所述有源表面、所述第一導電層及所述載體的所述第一表面上方。第一導電圖案安置在所述第一電介質層上方，所述第一導電圖案電連接到所述第一導電層及所述裸片的所述有源表面。第二導電層安置在所述載體的所述第二表面上方。第三導電層安置在所述空腔的側壁上且將所述第一導電層電連接到所述第二導電層。所述第一導電圖案電連接到所述第一導電層、所述第二導電層及所述第三導電層。

在一或多個實施例中，一種用于制造封裝結構的方法包含：提供載體；將第一電介質層形成在所述載體的第一表面上；形成從所述載體的所述第一表面延伸到所述載體的第二表面的空腔；將導電層形成在所述載體的所述第二表面上、所述空腔的側壁上及所述第一電介質層上；將至少一個裸片放置到所述空腔中，其中所述裸片具有有源表面及與所述有源表面相對的背表面，所述裸片包含接觸墊；用電介質材料填充所述空腔；將第二電介質層形成在所述載體的所述第二表面上；及將導電圖案形成在所述第二電介質層上，其中所述導電圖案電連接到所述導電層及所述裸片的所述有源表面。

也已預期本公開的其它方面及實施例。概述及詳細描述并不意味著將本公開限于任何特定實施例，而是僅意味著描述本公開的一些實施例。

附圖說明

圖1是根據本公開的實施例的封裝結構的橫截面圖。

圖2是根據本公開的另一實施例的封裝結構的橫截面圖。

圖3是根據本公開的另一實施例的封裝結構的橫截面圖。

圖4是根據本公開的另一實施例的封裝結構的橫截面圖。

圖5是根據本公開的另一實施例的封裝結構的橫截面圖。

圖6是根據本公開的另一實施例的封裝結構的橫截面圖。

圖7A、圖7B、圖7C、圖7D、圖7E及圖7F說明用于制造根據本公開的實施例的嵌入式組件封裝結構的方法。