[發(fā)明專利]使用半雙向圖案化形成半導(dǎo)體器件的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710840745.2
• 申請(qǐng)日: 2017-09-18
• 公開（公告）號(hào): CN108074799B
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 荻野敦史
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/033
• 分類號(hào): H01L21/033;H01L21/311
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

1.一種制造中間半導(dǎo)體器件方法，包括：

獲得具有依序設(shè)置的電介質(zhì)層、第一硬掩模層、第二硬掩模層、第三硬掩模層和第一光刻疊層的所述中間半導(dǎo)體器件；

沿第一方向圖案化所述第一光刻疊層的光致抗蝕劑層以形成第一組線；

在所述第一組線之間沿所述第一方向圖案化所述第一光刻疊層的所述光致抗蝕劑層以形成第二組線；

蝕刻所述第一光刻疊層以限定所述第三硬掩模層中的所述第一和所述第二組線的組合；

在所述第二硬掩模層和所述第三硬掩模層上沉積第二光刻疊層；

沿垂直于所述第一和所述第二組線的第二方向圖案化第三組線；

蝕刻限定所述第三硬掩模層中的所述第三組線的所述第二光刻疊層，在所述第三組線未被蝕刻的所述第三硬掩模層上方留下OPL；

在所述OPL和所述第三組線中的所述第二硬掩模層之上沉積間隔物；

蝕刻所述間隔物，留下襯在所述第三組線上的垂直間隔物的組；

去除所述OPL；以及

使用所述第三硬掩模層和所述組的垂直間隔物作為掩模蝕刻所述第二硬掩模層以分別形成氮化物線的組和連接氮化物線的組，其中所述氮化物線的組垂直于所述連接氮化物線的組。

2.根據(jù)權(quán)利要求1所述的方法，其中所述第一和所述第二組線中的每相鄰的線相距26nm。

3.根據(jù)權(quán)利要求2所述的方法，其中所述中間半導(dǎo)體器件包括邏輯器件。

4.根據(jù)權(quán)利要求3所述的方法，其中所述第一和所述第二組線為30nm寬。

5.根據(jù)權(quán)利要求4所述的方法，其中對(duì)于6T邏輯器件，所述第三組線中的每相鄰的線相距164nm，對(duì)于7.5T邏輯器件，所述第三組線中的每相鄰的線相距226nm。

6.根據(jù)權(quán)利要求5所述的方法，其中所述第三組線為76nm寬。

7.根據(jù)權(quán)利要求2所述的方法，其中所述中間半導(dǎo)體器件包括SRAM單元。

8.根據(jù)權(quán)利要求7所述的方法，其中所述第一和所述第二組線為64nm寬。

9.根據(jù)權(quán)利要求8所述的方法，其中所述第三組線中的每相鄰的線相距36nm。

10.根據(jù)權(quán)利要求9所述的方法，其中所述第三組線為76nm寬。

11.根據(jù)權(quán)利要求1所述的方法，其中所述間隔物包括氧化物掩模。

12.根據(jù)權(quán)利要求11所述的方法，其中所述氧化物掩模包括SiO₂。

13.根據(jù)權(quán)利要求12所述的方法，其中所述間隔物的沉積包括原子層沉積。

14.根據(jù)權(quán)利要求1所述的方法，其中所述第二硬掩模層包括TiN。

15.一種中間半導(dǎo)體器件，包括：

電介質(zhì)層；

第一硬掩模層，位在所述電介質(zhì)層上；

氮化物線的組，位在所述第一硬掩模層上，所述氮化物線沿第一方向且周期性設(shè)置并為15nm到35nm寬；以及

連接氮化物線的組，位在所述第一硬掩模層上，所述連接氮化物線為沿第二方向并為10nm到30nm的寬，其中所述組的連接氮化物線的寬度小于所述組的氮化物線的寬度，其中所述第二方向垂直于所述第一方向，且所述氮化物線的組垂直于所述連接氮化物線的組。

16.根據(jù)權(quán)利要求15所述的器件，其中器件包括邏輯器件，并且所述氮化物線相距30nm。

17.根據(jù)權(quán)利要求16所述的器件，其中所述連接氮化物線與相鄰的連接氮化物線相距36nm。