[發明專利]具有虛置標準單元的集成電路

有效

• 申請號: 201710839608.7
• 申請日: 2017-09-18
• 公開（公告）號: CN109524394B
• 公開（公告）日: 2021-08-10
• 發明（設計）人: 許振賢;陳建孚;蔡承洋;王偉任;林肇尉;黃智宏;顧政宗;楊進盛
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種具有虛置標準單元的集成電路，包含：第一金屬線以及第二金屬線沿著一第一方向延伸；第一虛置柵極以及第二虛置柵極沿著一第二方向延伸；鰭狀結構平行于該第一方向；柵極結構位于鰭狀結構上且平行于第二方向；多組的短接觸插栓與長接觸插栓設置于兩柵極結構，或是柵極結構與虛置柵極之間；摻質區與長接觸插栓重疊；柵極接觸插栓設置在柵極結構上；通孔插栓設置在長接觸插栓上并與之電連接；金屬層設置在通孔插栓上并與之電連接，包含第一金屬線以及第二金屬線。

技術領域

本發明涉及一種具有標準單元的集成電路，特別是涉及一種具有虛置標準單元的集成電路。

背景技術

標準單元是一組或多組的晶體管相互結構，用來提供布林邏輯功能(例如AND、OR、X0R、XNOR)或存儲功能(觸發器或鎖存器)。隨著先進制作工藝技術(例如鰭狀晶體管FinFet技術)，標準單元布局的設計也有所不同。

標準單元庫是支持數字集成電路設計自動化流程的基礎數據之一，標準單元庫從前端功能模擬到后端版圖實現架構出整個集成電路自動化設計流程。標準單元庫包括若干個預先設計好的標準單元，包括了器件的版圖圖形以及面積、電路功耗、時序和驅動能力等電路性能值，標準單元具有通用的界面實現和規則結構，集成電路設計者或者綜合工具根據設計要求，調用標準單元庫中需要的標準單元來完成集成電路的版圖布圖設計。基于標準單元庫的集成電路設計可以極大提高電路的設計效率。

發明內容

本發明于是提供了一種具有虛置標準單元的集成電路，可建構在標準單元庫中以供設計之用。

根據本發明的一實施例，是提供了一種具有虛置標準單元(standard fillercell)的集成電路，包含有一第一金屬線以及一第二金屬線、一第一虛置柵極以及一第二虛置柵極、多個鰭狀結構、多個柵極結構、多組短接觸插栓以及長接觸插栓、一摻質區、一柵極接觸插栓、多個通孔插栓以及一金屬層。第一金屬線、第二金屬線、第一虛置柵極以及第二虛置柵極包圍的區域定義為一虛置單元區。金屬線以及第二金屬線沿著一第一方向延伸。第一虛置柵極以及第二虛置柵極沿著一第二方向延伸。鰭狀結構設置在虛置單元區中并行于該第一方向。柵極結構設置在虛置單元區中，位于等鰭狀結構上且平行于第二方向。短接觸插栓以及長接觸插栓設置在該虛置單元區中，各組的短接觸插栓與長接觸插栓設置于兩柵極結構，或是柵極結構與虛置柵極之間。摻質區設置在虛置單元區中，且與長接觸插栓重疊。柵極接觸插栓設置在柵極結構上。通孔插栓設置在長接觸插栓上并與之電連接。金屬層設置在通孔插栓上并與之電連接，金屬層包含第一金屬線以及第二金屬線。

根據本發明另一實施例，本發明還提供了一種具有邊緣虛置標準單元(edgestandard filler cell)的集成電路，包含一金屬線、一第一虛置柵極以及一第二虛置柵極、一柵極結構、多個接觸插栓以及多個通孔插栓。金屬線、第一虛置柵極以及第二虛置柵極包圍的區域定義出一邊緣虛置單元區。金屬線沿著一第一方向延伸。第一虛置柵極以及第二虛置柵極沿著一第二方向延伸。鰭狀結構設置在邊緣虛置單元區中，鰭狀結構平行于第一方向。柵極結構設置在邊緣虛置單元區中，位于鰭狀結構上且平行于第二方向。接觸插栓設置在邊緣虛置單元區中，且設置在第一虛置柵極、柵極結構與第二虛置柵極之間。通孔插栓設置在邊緣虛置單元區中，與接觸插栓電連接，其中邊緣虛置單元區中的元件沿著一中心軸鏡相對稱。

本發明提供了一種虛置標準單元與一邊緣虛置標準單元的實施方式，可以用在填補邏輯區中的空間，且可視整個邏輯區的元件配置狀況，進行密度上的補償，以增加整個邏輯區的均勻度。

附圖說明

圖1至圖3為本發明一種虛置標準單元的集成電路的布局示意圖；

圖4為本發明一種邊緣虛置標準單元的集成電路的布局示意圖；

圖5為本實施例中邊緣虛置標準單元的位置示意圖。

主要元件符號說明