[發明專利]集成電路和形成集成電路的方法

有效

• 申請號: 201710835486.4
• 申請日: 2017-09-15
• 公開（公告）號: CN107833881B
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 莊惠中;江庭瑋;魯立忠;田麗鈞;陳順利
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/092;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

IC結構包括單元、第一導軌和第二導軌。單元包括第一有源區、第二有源區和第一柵極結構。第一有源區和第二有源區在第一方向上延伸并且位于第一層級處。第二有源區在第二方向上與第一有源區分離。第一柵極結構在第二方向上延伸，與第一有源區和第二有源區重疊，并且位于第二層級處。第一導軌在第一方向上延伸，與第一有源區重疊，配置為提供第一電源電壓，并且位于第三層級處。第二導軌在第一方向上延伸，與第二有源區重疊，位于第三層級處，在第二方向上與第一導軌分離，并且配置為提供第二電源電壓。本發明還提供了形成集成電路的方法。

技術領域

本發明的實施例一般地涉及半導體技術領域，更具體地，涉及集成電路及形成集成電路的方法。

背景技術

最近集成電路(IC)的小型化趨勢已經產生了消耗更少功率的更小器件，該更小器件還以更高的速度提供更多功能。微型化工藝也已導致更嚴格的設計和制造規范以及可靠性挑戰。各個電子設計自動化(EDA)工具生成、優化和驗證集成電路的標準單元布局設計，同時確保滿足標準單元布局設計和制造規范。

發明內容

根據本發明的一方面，提供了一種集成電路結構，包括：第一單元，包括：第一有源區，在第一方向上延伸并且位于第一層級處；第二有源區，在所述第一方向上延伸，位于所述第一層級處，并且在與所述第一方向不同的第二方向上與所述第一有源區分離，以及第一柵極結構，在所述第二方向上延伸，與所述第一有源區和所述第二有源區重疊，并且位于與所述第一層級不同的第二層級處；第一導軌，在所述第一方向上延伸，與所述第一有源區重疊，配置為提供第一電源電壓，并且位于與所述第一層級和所述第二層級不同的第三層級處，以及第二導軌，在所述第一方向上延伸，與所述第二有源區重疊，位于所述第三層級處，在所述第二方向上與所述第一導軌分離，并且配置為提供與所述第一電源電壓不同的第二電源電壓。

根據本發明的另一方面，提供了一種制造集成電路結構的方法，所述方法包括：將第一單元布局圖案放置在布局層級上，所述第一單元布局圖案對應于制造集成電路結構的第一單元，所述第一單元布局圖案包括第一側，以及位于所述第一單元的與所述第一側相對的一側上的第二側，放置所述第一單元布局圖案包括：將第一有源區布局圖案放置在第一布局層級上，所述第一有源區布局圖案對應于制造所述集成電路結構的第一有源區，所述第一有源區布局圖案在第一方向上延伸；將第二有源區布局圖案放置在所述第一布局層級上，所述第二有源區布局圖案對應于制造所述集成電路結構的第二有源區，所述第二有源區布局圖案在所述第一方向上延伸并且在與所述第一方向不同的第二方向上與所述第一有源區布局圖案分離，以及將第一柵極布局圖案放置在與所述第一布局層級不同的第二布局層級上，所述第一柵極布局圖案對應于制造所述集成電路結構的第一柵極結構，所述第一柵極布局圖案在所述第二方向上延伸，并且與所述第一有源區布局圖案和所述第二有源區布局圖案重疊；將第一導軌布局圖案放置在與所述第一布局層級和所述第二布局層級不同的第三布局層級上，所述第一導軌布局圖案對應于制造所述集成電路結構的第一導軌，所述第一導軌配置為提供第一電源電壓，所述第一導軌布局圖案在所述第一方向上延伸并且與所述第一有源區布局圖案重疊，以及將第二導軌布局圖案放置在所述第三布局層級上，所述第二導軌布局圖案對應于制造所述集成電路結構的第二導軌，所述第二導軌配置為提供與所述第一電源電壓不同的第二電源電壓，所述第二導軌布局圖案在所述第一方向上延伸，并且在所述第二方向上與所述第一導軌布局圖案分離，所述第二導軌布局圖案與所述第一單元布局圖案的第一側或第二側不重疊，其中，將上述布局圖案中的至少一個存儲在非暫時性計算機可讀介質上，并且通過硬件處理器實施上述操作中的至少一個操作；以及基于集成電路的以上布局圖案中的至少一個制造所述集成電路結構。