[發明專利]半導體器件有效
| 申請號: | 201710833271.9 | 申請日: | 2017-09-15 |
| 公開(公告)號: | CN108281162B | 公開(公告)日: | 2021-07-27 |
| 發明(設計)人: | 金昌鉉 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | G11C7/10 | 分類號: | G11C7/10;G11C11/406;G11C29/42 |
| 代理公司: | 北京弘權知識產權代理有限公司 11363 | 代理人: | 程強;許偉群 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 | ||
可以提供一種半導體器件。半導體器件可以包括錯誤擦洗控制電路和/或激活時段信號發生電路。錯誤擦洗控制電路可以被配置成基于存儲體激活信號和行地址信號來產生用于執行存儲體中所包括的存儲單元的錯誤擦洗操作的錯誤擦洗預充電信號和錯誤擦洗存儲體信號,所述存儲體激活信號和所述行地址信號基于刷新信號來產生。激活時段信號發生電路可以被配置成基于錯誤擦洗存儲體信號來從存儲體激活信號和錯誤擦洗預充電信號產生激活時段信號。
相關申請的交叉引用
本申請要求2017年1月6日提交的韓國專利申請10-2017-0002330的優先權,其全部內容通過引用合并于此。
技術領域
本公開的實施例總體而言涉及半導體器件,更具體而言涉及執行錯誤擦洗(scrub)操作。
背景技術
近來,在每個時鐘周期時間期間接收和輸出四比特位數據或八比特位數據的DDR2方案或DDR3方案已用來改善半導體器件的操作速度。當在半導體器件中傳輸數據時,如果半導體器件的數據傳輸速度增加,則發生錯誤的幾率也會增加。相應地,已提出了新的設計方案來改善數據傳輸的可靠性。
每當在半導體器件中傳輸數據時,能夠檢測錯誤發生的錯誤碼可以產生并且與數據一起傳輸以改善數據傳輸的可靠性。錯誤碼可以包括能檢測錯誤的錯誤檢測碼(EDC)和能自身糾正錯誤的糾錯碼(ECC)。
發明內容
根據一個實施例,可以提供一種半導體器件。半導體器件可以包括錯誤擦洗控制電路和/或激活時段信號發生電路。錯誤擦洗控制電路可以被配置成基于存儲體激活信號和行地址信號來產生用于執行存儲體中所包括的存儲單元的錯誤擦洗操作的錯誤擦洗預充電信號和錯誤擦洗存儲體信號,所述存儲體激活信號和所述行地址信號基于刷新信號來產生。激活時段信號發生電路可以被配置成基于錯誤擦洗存儲體信號來從存儲體激活信號和錯誤擦洗預充電信號產生激活時段信號。
附圖說明
圖1是說明根據本公開的一個實施例的半導體器件的配置的框圖。
圖2是說明圖1的半導體器件中所包括的錯誤擦洗控制電路的示例的框圖。
圖3是說明圖1的半導體器件中所包括的激活時段信號發生電路的示例的框圖。
圖4是說明圖1的半導體器件中所包括的錯誤擦洗操作電路的示例的框圖。
圖5是說明根據本公開的一個實施例的半導體器件中所包括的存儲體的示例的示意性布局圖。
圖6和圖7是說明根據本公開的一個實施例的半導體器件的錯誤擦洗操作的時序圖。
圖8是說明采用圖1和圖7中所示的半導體器件的電子系統的配置的框圖。
圖9是說明采用圖1和圖7中所示的半導體器件的電子系統的配置的框圖。
具體實施方式
下文將參照附圖描述本公開的各個實施例。然而,本文描述的實施例僅僅是出于說明的目的,而并非意圖限制本公開的范圍。
參見圖1,根據一個實施例的半導體器件可以包括命令解碼器1、刷新控制電路2、錯誤擦洗控制電路3、激活時段信號發生電路4、錯誤擦洗解碼器5以及錯誤擦洗操作電路6。
命令解碼器1可以響應于外部控制信號CA1:L產生刷新信號REF。外部控制信號CA1:L可以包括命令和地址中的至少一種。命令解碼器1可以將外部控制信號CA1:L中包括的命令解碼以產生刷新信號REF。刷新信號REF可以被使能用于包括錯誤擦洗操作的刷新操作。刷新信號REF可以包括意味著刷新信號REF的使能狀態的脈沖。外部控制信號CA1:L中包括的比特位的數量“L”可以根據實施例而設置成不同。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710833271.9/2.html,轉載請聲明來源鉆瓜專利網。





