[發明專利]半導體器件

有效

• 申請號: 201710833271.9
• 申請日: 2017-09-15
• 公開（公告）號: CN108281162B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 金昌鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C11/406;G11C29/42
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 程強;許偉群

1.一種半導體器件，包括：

錯誤擦洗控制電路，被配置成基于存儲體激活信號和行地址信號來產生用于執行存儲體中所包括的存儲單元的錯誤擦洗操作的錯誤擦洗預充電信號、錯誤擦洗存儲體信號、錯誤擦洗讀取信號、錯誤擦洗寫入信號和列地址信號，所述存儲體激活信號和所述行地址信號基于刷新信號來產生；以及

激活時段信號發生電路，被配置成基于錯誤擦洗存儲體信號來從存儲體激活信號和錯誤擦洗預充電信號產生激活時段信號。

2.根據權利要求1所述的半導體器件，其中，刷新信號被使能以用于包括錯誤擦洗操作的刷新操作。

3.根據權利要求1所述的半導體器件，其中，如果刷新信號被使能，則當存儲體激活信號中所包括的比特位中的一個比特位被使能時，行地址信號中所包括的比特位的邏輯電平組合被順序地產生。

4.根據權利要求1所述的半導體器件，其中，錯誤擦洗控制電路將存儲體激活信號延遲以產生被順序地使能的錯誤擦洗讀取信號、錯誤擦洗寫入信號以及錯誤擦洗預充電信號。

5.根據權利要求1所述的半導體器件，其中，如果行地址信號具有預定的邏輯電平組合，則錯誤擦洗控制電路輸出被計數的錯誤擦洗存儲體信號。

6.根據權利要求1所述的半導體器件，其中，如果行地址信號具有第一預定的邏輯電平組合且錯誤擦洗存儲體信號具有第二預定的邏輯電平組合，則錯誤擦洗控制電路輸出被計數的列地址信號。

7.根據權利要求1所述的半導體器件，其中，錯誤擦洗控制電路包括：

錯誤擦洗命令發生電路，被配置成響應于存儲體激活信號來產生錯誤擦洗讀取信號、錯誤擦洗寫入信號以及錯誤擦洗預充電信號；以及

錯誤擦洗地址發生電路，被配置成響應于行地址信號輸出被計數的錯誤擦洗存儲體信號，以及被配置成響應于行地址信號和被計數的錯誤擦洗存儲體信號輸出被計數的列地址信號。

8.根據權利要求7所述的半導體器件，其中，錯誤擦洗命令發生電路包括：

第一延遲電路，被配置成將存儲體激活信號延遲以產生錯誤擦洗讀取信號；

第二延遲電路，被配置成將錯誤擦洗讀取信號延遲以產生錯誤擦洗寫入信號；以及

第三延遲電路，被配置成將錯誤擦洗寫入信號延遲以產生錯誤擦洗預充電信號。

9.根據權利要求7所述的半導體器件，其中，錯誤擦洗地址發生電路包括：

第一檢測電路，被配置成感測行地址信號以產生第一檢測信號；

第一計數器，被配置成響應于第一檢測信號產生被計數的錯誤擦洗存儲體信號；

第二檢測電路，被配置成感測錯誤擦洗存儲體信號以產生第二檢測信號；以及

第二計數器，被配置成響應于第一檢測信號和第二檢測信號產生被計數的列地址信號。

10.根據權利要求1所述的半導體器件，

其中，存儲體激活信號包括第一存儲體激活信號和第二存儲體激活信號；

其中，激活時段信號包括第一激活時段信號和第二激活時段信號；以及

其中，激活時段信號發生電路包括：

第一激活時段信號發生電路，被配置成響應于錯誤擦洗存儲體信號、第一存儲體激活信號以及錯誤擦洗預充電信號來產生第一激活時段信號；以及

第二激活時段信號發生電路，被配置成響應于錯誤擦洗存儲體信號、第一存儲體激活信號、第二存儲體激活信號以及錯誤擦洗預充電信號來產生第二激活時段信號。

11.根據權利要求10所述的半導體器件，其中，如果錯誤擦洗存儲體信號具有第一邏輯電平組合，則第一激活時段信號發生電路產生第一激活時段信號，所述第一激活時段信號響應于第一存儲體激活信號而使能且響應于錯誤擦洗預充電信號而禁止。