[發(fā)明專利]一種封裝結(jié)構(gòu)和接線盒在審
| 申請?zhí)枺?/td> | 201710832617.3 | 申請日： | 2017-09-15 |
| 公開（公告）號： | CN109509723A | 公開（公告）日： | 2019-03-22 |
| 發(fā)明（設(shè)計(jì)）人： | 邵志峰;吳澤星;吳志偉 | 申請（專利權(quán)）人： | 無錫華潤華晶微電子有限公司 |
| 主分類號： | H01L23/31 | 分類號： | H01L23/31;H01L23/495 |
| 代理公司： | 北京博思佳知識產(chǎn)權(quán)代理有限公司 11415 | 代理人： | 林祥 |
| 地址： | 214135 江蘇省無錫*** | 國省代碼： | 江蘇;32 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 封裝結(jié)構(gòu) 芯片 接線盒 基島 絕緣殼體 散熱效果 體內(nèi) 并排間隔設(shè)置 絕緣殼 殼體 封裝 散發(fā) | ||
1.一種封裝結(jié)構(gòu)，其特征在于，包括：
絕緣殼體；
至少三個(gè)芯片基島，各所述芯片基島封裝于所述絕緣殼體內(nèi)，各所述芯片基島沿所述絕緣殼體長度方向并排間隔設(shè)置；
每個(gè)所述芯片基島上均設(shè)置有芯片。
2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，
各所述芯片基島具有延伸出所述絕緣殼體外的第一引腳。
3.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，
所述芯片的第一極與所述芯片基島電連接；
沿所述絕緣殼體寬度方向還包括分離設(shè)置的延伸出所述絕緣殼體外的第一引腳和第二引腳，分離設(shè)置的所述第一引腳和第二引腳通過第一金屬條電連接，且所述第一金屬條與其中一個(gè)所述芯片的第二極電連接。
4.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，
每兩相鄰的所述芯片之間分別通過第二金屬條串聯(lián)。
5.根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于，
分離設(shè)置的所述第一引腳和第二引腳分別設(shè)置在沿所述絕緣殼體長度方向靠近所述絕緣殼體一側(cè)邊緣的所述芯片基島的兩側(cè)。
6.根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于，還包括：分離設(shè)置的上連接片和下連接片；
所述分離設(shè)置的第一引腳和第二引腳分別由所述上連接片和下連接片的一端延伸形成；
所述第一金屬條的兩端分別與所述上連接片和所述下連接片電連接。
7.根據(jù)權(quán)利要求6所述的封裝結(jié)構(gòu)，其特征在于，
所述上連接片和下連接片分別設(shè)置在沿所述絕緣殼體長度方向靠近所述絕緣殼體一側(cè)邊緣的所述芯片基島的兩側(cè)。
8.根據(jù)權(quán)利要求7所述的封裝結(jié)構(gòu)，其特征在于，
所述第一金屬條的第一端與所述上連接片電連接，所述第一金屬條的中間部分與沿所述絕緣殼體長度方向靠近所述絕緣殼體一側(cè)邊緣的所述芯片的第二極電連接，所述第一金屬條的第二端與所述下連接片電連接。
9.根據(jù)權(quán)利要求5所述的封裝結(jié)構(gòu)，其特征在于，
沿所述絕緣殼體長度方向靠近所述絕緣殼體另一側(cè)邊緣的所述芯片基島還具有延伸出所述絕緣殼體的第二引腳。
10.根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于，
各所述第一引腳均位于所述絕緣殼體的第一側(cè)且平行設(shè)置，各所述第二引腳均位于所述絕緣殼體的與所述第一側(cè)相對的第二側(cè)且平行設(shè)置。
11.根據(jù)權(quán)利要求1-10任一項(xiàng)所述的封裝結(jié)構(gòu)，其特征在于，
每個(gè)所述芯片基島上設(shè)置的芯片包括二極管、三極管、MOS管或者集成電路芯片中的一種或多種。
12.根據(jù)權(quán)利要求1-10任一項(xiàng)所述的封裝結(jié)構(gòu)，其特征在于，
每兩相鄰所述芯片的中心之間的距離均相等。
13.根據(jù)權(quán)利要求1-10任一項(xiàng)所述的封裝結(jié)構(gòu)，其特征在于，
位于中間位置的所述芯片基島的面積最大，沿所述絕緣殼體長度方向靠近所述絕緣殼體另一側(cè)邊緣的所述芯片基島的面積最小，自中間位置分別向所述絕緣殼體長度方向的兩側(cè)各所述芯片基島的面積遞減。
14.根據(jù)權(quán)利要求13所述的封裝結(jié)構(gòu)，其特征在于，
所述面積最小的所述芯片基島的面積與所述絕緣殼體的橫截面積的比值大于等于20％，所述面積最大的所述芯片基島與所述面積最小的所述芯片基島的面積比值小于等于1.8。
15.根據(jù)權(quán)利要求1-10任一項(xiàng)所述的封裝結(jié)構(gòu)，其特征在于，各所述芯片基島上設(shè)置有對穿孔。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于無錫華潤華晶微電子有限公司，未經(jīng)無錫華潤華晶微電子有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710832617.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 基島露出型及埋入型基島引線框結(jié)構(gòu)及其先刻后鍍方法
- 下沉基島及多凸點(diǎn)基島引線框結(jié)構(gòu)及其先刻后鍍方法
- 下沉基島及埋入型基島引線框結(jié)構(gòu)及其先刻后鍍方法
- 基島露出型及埋入型基島引線框結(jié)構(gòu)
- 基島露出型及下沉基島露出型引線框結(jié)構(gòu)
- 埋入型基島及多凸點(diǎn)基島引線框結(jié)構(gòu)
- 下沉基島露出型及多凸點(diǎn)基島露出型引線框結(jié)構(gòu)
- 下沉基島露出型及埋入型基島引線框結(jié)構(gòu)
- 多基島引線框架以及電機(jī)驅(qū)動芯片的封裝結(jié)構(gòu)
- 直接銅鍵合DCB襯底
