[發明專利]一種半導體片上集成的8字形電感結構及半導體結構

有效

• 申請號: 201710828109.8
• 申請日: 2017-09-14
• 公開（公告）號: CN107731793B
• 公開（公告）日: 2019-12-17
• 發明（設計）人: 黃志敏
• 申請（專利權）人: 建榮半導體(深圳)有限公司;建榮集成電路科技(珠海)有限公司;珠海煌榮集成電路科技有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 44370 深圳市華騰知識產權代理有限公司
• 代理人: 彭年才

本發明用于微電子學領域，提供了一種半導體片上集成的8字形電感結構及半導體結構，電感結構包括位于第一金屬層的跳線金屬帶、位于第二金屬層的第一螺旋線圈以及位于第二金屬層的第二螺旋線圈，所述第一螺旋線圈和所述第二螺旋線圈的繞制的方向相同；所述第一螺旋線圈和所述第二螺旋線圈繞制的線圈數均至少為兩圈，所述第一螺旋線圈的起點連接所述跳線金屬帶的第一端，所述第二螺旋線圈的起點連接所述跳線金屬帶的第二端，所述第一螺旋線圈的終點連接所述第二螺旋線圈的終點；所述第一螺旋線圈或所述第二螺旋線圈的最外側的線圈上設置有開口，位于所述開口兩端的線圈分別作為所述8字形電感結構的輸入端和輸出端。

技術領域

本發明屬于微電子學領域，尤其涉及一種半導體片上集成的8字形電感結構及半導體結構。

背景技術

在射頻集成電路（RFIC）壓控振蕩器（VCO）的工藝中，制作高Q（Q為電感器的品質因數）值，且耐干擾的無源器件非常重要，在片集成電感則是無源器件中最難集成的部分。使用高Q值，且耐干擾的片上集成電感，可以大大提高RFIC模塊中VCO的穩定性和電路設計效率。而在硅工藝（CMOS和BiCMOS）的RFIC中，由于襯底電阻率比較低，噪聲很容易通過襯底耦合到電感線圈上，導致電感在工作時的穩定性變差，Q值降低。所以，制作高Q值的集成電感尤其具有挑戰性，在RFIC的綜合器（Synthesizer）的VCO中，迫切需要Q值達到10至15，甚至更高。

目前，片上集成電感通常采用螺旋式集成電感，如圖1所示，其能夠有效解決在硅工藝（CMOS和BiCMOS）的RFIC中，制作集成電感難的問題，其中，PLUS表示正極，MINUS表示負極。

使用如圖1所示的繞線結構的在片電感，器件本身產生的磁場就是一個大的噪聲源，對襯底影響很大，VCO工作在高頻狀態時，容易引發渦流效應。同時，也容易受外界磁場影響，抗干擾能力差，最終導致VCO工作的穩定性和可靠性變差的問題。

圖1所示的繞線結構的在片電感在四種不同電感值的情況下的Q值大小如表1所示，此電感器的電磁仿真（Inductor EM Simulation）數據提供者為中芯國際SMICFoundry，其中，GDS name表示電感器名稱，inductor_v2_1表示電感器一，inductor_v2_2表示電感器二，inductor_v2_3表示電感器三，inductor_v2_4表示電感器四，Ld@5.0GHz表示電感器工作在5.0GHz頻率下對應的電感值，Qd@5.0GHz表示電感器工作在5.0GHz頻率下對應的品質因數。根據表1所示的數據可知，當VCO工作頻率為5.0GHz，電感器的電感值L₂＝1.200nH時，對應的品質因數Q₂＝9.751，這么低Q值的電感，很難報賬集成電路VCO工作的穩定性和可靠性。

現有技術中，在片上集成電感也有采用8字形螺旋式集成電感，如圖3所示，其能夠有效抑制VCO工作在高頻狀態下的渦流效應，電感本身的抗干擾能力有了進一步的提升。

如圖2所示的8字形繞線結構的在片電感，跳線次數有3次之多，跳線次數越多，線圈上下層金屬交疊面積就越大，由公式（C為電容，ε是一個常數，S為電容極板的正對面積，d為電容極板的距離，k為靜電力常量）可知，寄生電容C跟金屬交疊面積S成正比，因此，跳線次數越多，寄生電容C越大；另外，線圈上下層金屬之間的連接又是靠接觸孔相連，但每個接觸孔都是有一定電阻值的，現在有6個接觸孔，以致線圈的電阻值R增大。由品質因數公式（ω為頻率，R為電阻，C為電容，L為電感）可知，品質因數Q與RC成反比，所以此線圈受自身繞線結構的RC參數的影響，Q值相對較低，最終導致VCO穩定性和可靠性變差的問題。