[發明專利]一種基于FPGA掛載外部存儲的復位系統

有效

• 申請號: 201710818574.3
• 申請日: 2017-09-12
• 公開（公告）號: CN107766285B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 黃冰冰;張燕群
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F15/76
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張亮

一種基于FPGA掛載外部存儲的復位系統，包括FPGA、外部存儲、與門和外部復位控制模塊；FPGA的數據接口與外部存儲的數據接口連接；外部軟復位控制單元連接FPGA的軟復位接口和與門的第一輸入端；外部硬復位控制單元連接FPGA的硬復位接口和與門的第二輸入端；外部存儲的復位接口連接與門的輸出端和FPGA的GPIO；與門用于隔離復位信號和外部存儲，還用于保證軟復位和硬復位的復位信號都可以對外部存儲進行復位操作；GPIO用于FPGA內部觸發硬復位或軟件觸發FPGA硬復位時，給外部存儲提供復位信號。本發明實現無論FPGA在任何復位操作后，都可以與外部存儲之間保持正常通信狀態，增強了系統的穩定性。

技術領域

本發明屬于FPGA存儲領域，具體涉及一種基于FPGA掛載外部存儲的復位系統。

背景技術

隨著FPGA性能的增強和資源數量的增多，FPGA需要越來越大的存儲空間存儲數據信息，由于FPGA體積的限制和片上ROM容量的限制，迫使FPGA要通過外部掛載ROM的方式來擴充存儲空間。為增強系統的穩定性，在系統出現問題時，系統會通過復位的方式來重新啟動，由于FPGA與外部存儲的尋址模式不同，需要在復位FPGA的同時復位外部存儲，以保證FPGA與外部存儲在復位后可以正常通信。

如圖1所示，目前現有解決方案是將FPGA軟復位輸出管腳連接至外部存儲的復位輸入管腳，以實現在復位FPGA的同時，也實現外部存儲復位。如果FPGA內部觸發了一個硬復位，由于FPGA硬復位管腳只能做輸入，不能做輸出，即在FPGA硬復位時，外部存儲沒有進行復位動作，這樣將可能會導致FPGA復位后無法與外部存儲正常通信，甚至可能導致外部存儲中的文件系統損壞，導致整個系統無法正常工作。

此為現有技術的不足，因此，針對現有技術中的上述缺陷，提供一種基于FPGA掛載外部存儲的復位系統，是非常有必要的。

發明內容

本發明的目的在于，針對上述FPGA復位后與外部掛載存儲無法正常通信的缺陷，提供一種基于FPGA掛載外部存儲的復位系統，以解決上述技術問題。

為實現上述目的，本發明給出以下技術方案：

一種基于FPGA掛載外部存儲的復位系統，包括FPGA、外部存儲、與門和外部復位控制模塊；

FPGA包括FPGA的數據接口、軟復位接口、硬復位接口以及GPIO；

外部存儲包括外部存儲的數據接口和復位接口；

外部復位控制模塊包括外部軟復位控制單元和外部硬復位控制單元；

與門包括第一輸入端、第二輸入端和輸出端；

FPGA的數據接口與外部存儲的數據接口連接；

外部軟復位控制單元連接FPGA的軟復位接口和與門的第一輸入端；外部硬復位控制單元連接FPGA的硬復位接口和與門的第二輸入端；外部存儲的復位接口連接與門的輸出端和FPGA的GPIO；

與門用于隔離復位信號和外部存儲，還用于保證軟復位和硬復位的復位信號都可以對外部存儲進行復位操作；

GPIO用于FPGA內部觸發硬復位或軟件觸發FPGA硬復位時，給外部存儲提供復位信號。

進一步地，FPGA的數據接口采用QSPI接口，外部存儲的數據接口采用QSPI接口。

進一步地，外部存儲采用QSPI接口的Flash。QSPI接口的Flash可以實現數據讀寫速率高速和穩定性高。

進一步地，FPGA采用Altera的 Cyclone V型號的FPGA。Altera Cyclone V 型號的FPGA內部集成了一個ARM內核，QSPI接口由ARM核進行控制，通過QSPI接口掛載QSPI Flash來擴展FPGA存儲空間，以保證FPGA的高速和大容量數據吞吐量。