[發明專利]一種基于FPGA掛載外部存儲的復位系統

有效

• 申請號: 201710818574.3
• 申請日: 2017-09-12
• 公開（公告）號: CN107766285B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 黃冰冰;張燕群
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F15/76
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張亮

1.一種基于FPGA掛載外部存儲的復位系統，其特征在于，包括FPGA(1)、外部存儲(2)、與門(4)和外部復位控制模塊(3)；

FPGA(1)包括FPGA的數據接口(1.1)、軟復位接口(1.2)、硬復位接口(1.3)以及GPIO(1.4)；

外部存儲(2)包括外部存儲的數據接口(2.1)和復位接口(2.2)；

外部復位控制模塊(3)包括外部軟復位控制單元(3.1)和外部硬復位控制單元(3.2)；

與門(4)包括第一輸入端(4.1)、第二輸入端(4.2)和輸出端(4.3)；

FPGA的數據接口(1.1)與外部存儲的數據接口(2.1)連接；

外部軟復位控制單元(3.1)連接FPGA(1)的軟復位接口(1.2)和與門(4)的第一輸入端(4.1)；外部硬復位控制單元(3.2)連接FPGA(1)的硬復位接口(1.3)和與門(4)的第二輸入端(4.3)；外部存儲(2)的復位接口(2.2)連接與門(4)的輸出端(4.3)和FPGA(1)的GPIO(1.4)；

與門(4)用于隔離復位信號和外部存儲(2)，還用于保證軟復位和硬復位的復位信號都可以對外部存儲(2)進行復位操作；

GPIO(1.4)用于FPGA(1)內部觸發硬復位或軟件觸發FPGA(1)硬復位時，給外部存儲(2)提供復位信號；

當外部觸發硬復位時，外部硬復位控制單元發送硬復位信號給FPGA，同時發送復位信號經過與門后給外部存儲；

當外部觸發軟復位時，外部軟復位控制單元發送軟復位信號給FPGA，同時發送復位信號經過與門后給外部存儲；

當FPGA內部觸發硬復位或軟件觸發FPGA硬復位時，GPIO發送復位信號給外部存儲。

2.如權利要求1所述的一種基于FPGA掛載外部存儲的復位系統，其特征在于，FPGA的數據接口(1.1)采用QSPI接口，外部存儲的數據接口(2.1)采用QSPI接口。

3.如權利要求2所述的一種基于FPGA掛載外部存儲的復位系統，其特征在于，外部存儲采用QSPI接口的Flash。

4.如權利要求1所述的一種基于FPGA掛載外部存儲的復位系統，其特征在于，FPGA采用Altera的Cyclone V型號的FPGA。

5.如權利要求1所述的一種基于FPGA掛載外部存儲的復位系統，其特征在于，軟件通過控制寄存器觸發FPGA硬復位。