[發明專利]半導體封裝及用于制造半導體封裝的方法

在審

• 申請號: 201710815735.3
• 申請日: 2017-09-12
• 公開（公告）號: CN109148386A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 博恩·卡爾·艾皮特
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種半導體封裝，其包括：

至少一個半導體元件；

封裝體，其覆蓋所述半導體元件的至少一部分，所述封裝體具有第一表面及與所述第一表面相對的第二表面；

第一電路，其安置成鄰近于所述封裝體的所述第一表面；

第二電路，其安置成鄰近于所述封裝體的所述第二表面；以及

至少一個第一柱狀凸塊，其安置在所述封裝體中，且電連接所述第一電路及所述第二電路，其中所述第一柱狀凸塊直接接觸所述第二電路。

2.根據權利要求1所述的半導體封裝，其中所述第二電路由金屬板形成。

3.根據權利要求1所述的半導體封裝，其中所述第二電路包含基層及表面層，所述基層插置在所述封裝體的所述第二表面與所述表面層之間，且所述基層由金屬板形成。

4.根據權利要求1所述的半導體封裝，其中所述第二電路為具有單片結構的單層。

5.根據權利要求1所述的半導體封裝，其中所述第二電路嵌入于所述封裝體中，且所述第二電路的至少一部分從所述封裝體暴露。

6.根據權利要求1所述的半導體封裝，其進一步包括電連接所述半導體元件及所述第一電路的至少一個導電互連件。

7.根據權利要求6所述的半導體封裝，在所述導電互連件與所述半導體元件之間形成銳角。

8.根據權利要求1所述的半導體封裝，其進一步包括電連接所述半導體元件及所述第二電路的至少一個導電互連件。

9.根據權利要求1所述的半導體封裝，其進一步包括第一線段及第二線段，其中所述第一線段電連接所述第一電路及所述半導體元件，所述第二線段電連接第一電路及所述第二電路，且所述第一線段及所述第二線段是分離的且由單個接合線形成。

10.根據權利要求1所述的半導體封裝，其中所述第一柱狀凸塊包含柱狀部分及凸塊部分，所述柱狀部分的寬度小于所述凸塊部分的寬度，所述凸塊部分接觸所述第二電路，所述柱狀部分的一端連接所述凸塊部分，且所述柱狀部分的所述另一端接觸所述第一電路。

11.根據權利要求1所述的半導體封裝，其中所述第一柱狀凸塊從所述封裝體的所述第一表面突出。

12.一種半導體封裝，其包括：

至少一個半導體元件；

封裝體，其覆蓋所述半導體元件的至少一部分，所述封裝體具有第一表面及與所述第一表面相對的第二表面；

第一電路，其安置成鄰近于所述封裝體的所述第一表面；以及

第二電路，其安置成鄰近于所述封裝體的所述第二表面且電連接到所述第一電路，其中所述第二電路包含由金屬板形成的基層。

13.根據權利要求12所述的半導體封裝，其進一步包括：

至少一個第一柱狀凸塊，其安置在所述封裝體中，且電連接所述第一電路及所述第二電路。

14.根據權利要求12所述的半導體封裝，其進一步包括：

至少一個頂部半導體元件，其安置在所述半導體元件上面；

頂部封裝體，其覆蓋所述頂部半導體元件的至少一部分；以及

第四電路，其安置在所述頂部封裝體上且電連接到所述第一電路。

15.根據權利要求12所述的半導體封裝，其中所述至少一個半導體元件包含多個堆疊式半導體元件。