[發明專利]半導體存儲設備及其制造方法及包括存儲設備的電子設備

有效

• 申請號: 201710800421.6
• 申請日: 2017-09-06
• 公開（公告）號: CN109461738B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11526;H01L27/11582;H01L27/11573
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種半導體存儲設備及其制造方法及包括該存儲設備的電子設備。根據實施例，半導體存儲設備可以包括：襯底；設置在襯底上的存儲單元陣列，所述存儲單元陣列中的存儲單元按行和列排列，各存儲單元包括豎直延伸的柱狀有源區，柱狀有源區包括分別位于上下兩端的源/漏區以及位于源/漏區之間的溝道區，其中溝道區包括單晶半導體材料，各存儲單元還包括繞溝道區外周形成的柵堆疊；在襯底上形成的多條位線，各條位線分別位于相應存儲單元列的下方，且與相應列中各存儲單元下端的源/漏區電連接；以及在襯底上形成的多條字線，各條字線分別與相應存儲單元行中各存儲單元的柵堆疊電連接。

技術領域

本公開涉及半導體領域，具體地，涉及基于豎直型器件的半導體存儲設備及其制造方法以及包括這種半導體存儲設備的電子設備。

背景技術

在水平型器件如金屬氧化物半導體場效應晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，水平型器件不易進一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對于水平型器件，豎直型器件更容易縮小。納米線(nanowire)豎直型環繞柵場效應晶體管(V-GAAFET，Vertical Gate-all-around Field Effect Transistor)是未來高性能器件的候選之一。

但是，對于豎直型器件，難以控制柵長，特別是對于單晶的溝道材料。另一方面，如果采用多晶的溝道材料，則相對于單晶材料，溝道電阻大大增加，從而難以堆疊多個豎直型器件，因為這會導致過高的電阻。

另外，難以在單晶溝道層的豎直型晶體管下方建立埋入位線。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種具有改進特性的半導體存儲設備及其制造方法以及包括這種半導體存儲設備的電子設備。

根據本公開的一個方面，提供了一種半導體存儲設備，包括：襯底；設置在襯底上的存儲單元陣列，所述存儲單元陣列中的存儲單元按行和列排列，各存儲單元包括豎直延伸的柱狀有源區，柱狀有源區包括分別位于上下兩端的源/漏區以及位于源/漏區之間的溝道區，其中溝道區包括單晶半導體材料，各存儲單元還包括繞溝道區外周形成的柵堆疊；在襯底上形成的多條位線，各條位線分別位于相應存儲單元列的下方，且與相應列中各存儲單元下端的源/漏區電連接；以及在襯底上形成的多條字線，各條字線分別與相應存儲單元行中各存儲單元的柵堆疊電連接。

根據本公開的另一方面，提供了一種制造半導體存儲設備的方法，包括：在襯底上設置犧牲層、第一源/漏層、溝道層和第二源/漏層的疊層；在第一源/漏層、溝道層和第二源/漏層中限定按行和列排列的多個柱狀有源區；去除犧牲層，并在由于犧牲層的去除而留下的空間中形成在相應有源區列下方延伸的多條位線；繞溝道層的外周形成柵堆疊；以及在各有源區行之間形成多條字線，各條字線分別與相應行中各存儲單元的柵堆疊電連接。

根據本公開的另一方面，提供了一種電子設備，包括由上述半導體存儲設備。

根據本公開實施例的半導體存儲設備基于豎直型器件如V-GAAFET。有源區特別是其中的溝道區可以包括單晶半導體材料，可以具有高載流子遷移率和低泄漏電流，從而改善了器件性能。另外，可以在有源區下方形成埋入位線。這種埋入位線構造有利于豎直型器件的集成，并可以節省面積。

根據本公開的實施例，埋入位線以及字線中至少之一可以按自對準的方式形成。這可以利于制造，并有助于節省面積。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1至23(c)示出了根據本公開實施例的制造半導體存儲設備的流程的示意圖。

貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。

具體實施方式