[發(fā)明專利]半導體存儲設備及其制造方法及包括存儲設備的電子設備

有效

• 申請?zhí)枺?/td>: 201710800421.6
• 申請日: 2017-09-06
• 公開（公告）號: CN109461738B
• 公開（公告）日: 2021-03-26
• 發(fā)明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11526;H01L27/11582;H01L27/11573
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體存儲設備，包括：

襯底；

設置在襯底上的存儲單元陣列，所述存儲單元陣列中的存儲單元按行和列排列，各存儲單元包括豎直延伸的柱狀有源區(qū)，柱狀有源區(qū)包括分別位于上下兩端的源/漏區(qū)以及位于源/漏區(qū)之間的溝道區(qū)，其中溝道區(qū)包括單晶半導體材料，各存儲單元還包括繞溝道區(qū)外周形成的柵堆疊；

在襯底上形成的多條位線，各條位線分別位于相應存儲單元列的下方并沿著相應存儲單元列的方向延伸，且與相應列中各存儲單元下端的源/漏區(qū)電連接；以及

在襯底上形成的多條字線，各條字線分別與相應存儲單元行中各存儲單元的柵堆疊電連接，

其中，各條位線包括與存儲單元相交迭的第一部分以及在各第一部分之間延伸的第二部分，

其中，位線的第二部分包括實質上沿著存儲單元列的方向延伸且彼此相對的第一側壁和第二側壁，位線的第一部分包括將與之鄰接的第二部分各自的第一側壁連接在一起的第三側壁以及將與之鄰接的第二部分各自的第二側壁連接在一起的第四側壁，

其中，位線的第一部分的所述第三側壁和第四側壁中至少之一相對于相應存儲單元的有源區(qū)的外周實質上共形地形成，從而所述第三側壁和第四側壁中至少之一與相應存儲單元的有源區(qū)的外周在俯視圖中限定了實質上均勻粗細的圖形。

2.根據(jù)權利要求1所述的半導體存儲設備，其中，各條位線分別與相應存儲單元列中各存儲單元下端的源/漏區(qū)直接物理接觸。

3.根據(jù)權利要求1所述的半導體存儲設備，其中，位線的第一部分粗于位線的第二部分。

4.根據(jù)權利要求1所述的半導體存儲設備，其中，位線的第一部分的第三側壁和第四側壁中至少之一相對于相應的第一或第二側壁在垂直于存儲單元列的方向上突出。

5.根據(jù)權利要求1所述的半導體存儲設備，其中，位線的第一部分的所述第三側壁和第四側壁中至少之一與相應存儲單元的有源區(qū)的外周在俯視圖中實質上重合。

6.根據(jù)權利要求1至5中任一項所述的半導體存儲設備，還包括：在各存儲單元列之間延伸的隔離層，將各條位線彼此電隔離。

7.根據(jù)權利要求1所述的半導體存儲設備，其中，各字線在各存儲單元行之間延伸。

8.根據(jù)權利要求7所述的半導體存儲設備，其中，各存儲單元的柵堆疊包括環(huán)繞溝道區(qū)外周的環(huán)形部分以及從環(huán)形部分向外延伸的延伸部分，其中各行中的存儲單元各自的柵堆疊的延伸部分向著同一側伸出。

9.根據(jù)權利要求8所述的半導體存儲設備，其中，溝道區(qū)的外周相對于源/漏區(qū)的外周凹入，柵堆疊的環(huán)形部分嵌入于溝道區(qū)的外周相對于源/漏區(qū)的外周的凹入中。

10.根據(jù)權利要求7所述的半導體存儲設備，還包括：在同一存儲單元行中各存儲單元之間延伸的隔離介質層，將各條字線彼此電隔離。

11.根據(jù)權利要求1所述的半導體存儲設備，其中，各存儲單元的柵堆疊彼此分離，且實質上共面。

12.根據(jù)權利要求1所述的半導體存儲設備，其中，在各存儲單元中，至少一個源/漏區(qū)與溝道區(qū)之間具有晶體界面和/或摻雜濃度界面。

13.根據(jù)權利要求1所述的半導體存儲設備，其中，源/漏區(qū)與溝道區(qū)包括不同的半導體材料層。

14.根據(jù)權利要求1所述的半導體存儲設備，還包括：

在各柱狀有源區(qū)上方形成的分別與相應有源區(qū)上端的源/漏區(qū)電連接的存儲元件。

15.根據(jù)權利要求14所述的半導體存儲設備，其中，所述存儲元件包括電容器。