[發明專利]陣列基板及其制作方法、顯示裝置

在審

• 申請號: 201710791691.5
• 申請日: 2017-09-05
• 公開（公告）號: CN107589606A
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 張心杰;劉成偉
• 申請（專利權）人: 京東方科技集團股份有限公司;合肥鑫晟光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;H01L27/12
• 代理公司: 北京風雅頌專利代理有限公司11403
• 代理人: 李莎,李弘

技術領域

本發明涉及顯示技術領域，特別是指一種陣列基板及其制作方法、顯示 裝置。

背景技術

目前隨著液晶面板業競爭趨于激烈，降低面板成本且要提升性能成為面 板廠商競爭點。其中，GOA(Gate driver on Array，陣列基板行驅動技術)的 采用可以減少IC使用量，因此成為降低成本的一個直接的方法，該新結構的 嘗試與采用有效的提升了性能及功耗。

并且，在陣列基板制造工藝中，靜電擊穿一直是陣列基板面臨的重要難 題，需要從產品設計、制作工藝上盡可能考慮減少靜電擊穿。

但是，在實現本發明的過程中，發明人發現，現有技術中在制作陣列基 板時至少存在以下問題：

通常GOA產品外圍走線設計中，參考信號線(VSS)放置在GOA和像 素區之間。但在柵極層完成后制作有源層時，容易導致柵極引線與參考信號 線之間產生同層靜電擊穿。

發明內容

有鑒于此，本發明的目的在于提出一種陣列基板及其制作方法、顯示裝 置，能夠防止有源層在制作時被靜電擊穿。

基于上述目的，本發明實施例的第一個方面，提供了一種陣列基板制作 方法，包括：

在制作柵極層時，將所述柵極層中的柵極引線與參考信號線電性連接；

在制作完成有源層后，斷開所述柵極引線與所述參考信號線的電性連 接。

可選的，所述將柵極引線與參考信號線電性連接，包括：

在所述柵極引線與所述參考信號線之間形成連接引線，所述連接引線的 兩端分別連接所述柵極引線與所述參考信號線。

可選的，在制作柵極層時，同時制作所述柵極引線和連接引線。

可選的，所述斷開所述柵極引線與所述參考信號線的電性連接，包括：

去除所述連接引線。

可選的，所述方法還包括：

在所述柵極層上制作柵極絕緣層時，去除所述連接引線對應部位的柵極 絕緣材料并暴露所述連接引線；

在形成所述柵極絕緣層之后制作源漏極層時，去除所述連接引線。

可選的，在制作柵極絕緣層時，去除所述連接引線對應部位的柵極絕緣 材料并暴露所述連接引線，包括：

在所述柵極層上形成柵極絕緣材料薄膜；

通過構圖工藝形成柵極絕緣層的圖形，所述圖形的與所述連接引線對應 位置暴露出所述連接引線。

可選的，在形成柵極絕緣材料薄膜之前，還包括：

形成柵極材料薄膜；

通過構圖工藝形成柵極層的圖形，所述圖形的與所述連接引線對應位置 形成所述連接引線。

可選的，通過構圖工藝形成柵極層的圖形之后，還包括：

形成有源層材料薄膜；

通過構圖工藝形成有源層的圖形。

可選的，在制作源漏極層時，去除所述連接引線，包括：

形成源漏極材料薄膜；

通過構圖工藝形成源漏極層的圖形，并去除所述連接引線。

可選的，形成源漏極層的圖形之后，還包括：

形成層間絕緣層；

形成第一電極層；

形成鈍化層；

形成第二電極層。

本發明實施例的第二個方面，提供了一種陣列基板，采用如上任一項所 述的陣列基板制作方法制作。

本發明實施例的第三個方面，提供了一種顯示裝置，包括如前所述的陣 列基板。

從上面所述可以看出，本發明實施例提供的陣列基板及其制作方法、顯 示裝置，通過在制作柵極層時，將柵極引線與參考信號線電性連接；在制作 完成有源層后，斷開所述電性連接，這樣就能在有源層制作時，使柵極引線 和參考信號線上的靜電荷分布較為均勻，柵極引線與參考信號線基本保持同 一電位，避免柵極引線與外圍走線之間造成同層靜電擊穿問題，而不影響最 終的產品設計功能。

附圖說明

圖1為本發明提供的陣列基板制作方法的一個實施例的流程示意圖；

圖2為本發明提供的陣列基板制作方法的另一個實施例的流程示意圖；

圖3為本發明提供的陣列基板制作方法的又一個實施例的流程示意圖；

圖4為本發明提供的陣列基板制作方法的再一個實施例的流程示意圖；

圖5為本發明提供的陣列基板制作方法的又一個實施例的流程示意圖；

圖6a為本發明提供的陣列基板制作方法的一個實施例中，在形成連接引 線后的陣列基板的俯視結構示意圖；

圖6b為本發明提供的陣列基板制作方法的一個實施例中，在完成陣列基 板的制作后，陣列基板的俯視結構示意圖；