[發明專利]一種多通道PWM輸出的控制方法、系統及FPGA

在審

• 申請號: 201710791601.2
• 申請日: 2017-09-05
• 公開（公告）號: CN107517049A
• 公開（公告）日: 2017-12-26
• 發明（設計）人: 劉帥
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 羅滿

技術領域

本發明涉及多通道輸出技術領域，特別是涉及一種多通道PWM輸出的控制方法、系統及FPGA。

背景技術

隨著多通道PWM(Pulse Width Modulation，脈沖寬度調制)技術的發展，多通道PWM控制系統在自動化系統中的應用越來越廣泛。請參照圖1，圖1為現有技術中一種多通道PWM輸出的控制電路的電路圖。該控制電路包括互鎖邏輯電路和死區電路，互鎖邏輯電路的兩個輸出端與死區電路的兩個輸入端一一對應連接，互鎖邏輯電路用于將輸入的占空比為50％的PWM信號轉變為兩路相位相反的PWM信號。死區電路用于根據其電阻-電容的充電時間使兩路相位相反的PWM信號相應的從兩個輸出端輸出時出現死區，防止了直通現象的發生。

但是，由于死區電路中的電阻和電容的精度低、熱穩定性差、易老化，所以無法保證死區時間的精確性，而且死區電路的輸出信號易出現溫漂現象，可能會導致直通現象的發生，從而使控制電路不穩定，甚至是無法正常工作。

因此，如何提供一種解決上述技術問題的方案是本領域的技術人員目前需要解決的問題。

發明內容

本發明的目的是提供一種多通道PWM輸出的控制方法、系統及FPGA，避免了直通現象的發生，保證了死區時間的精確性，使得多通道PWM輸出穩定可靠。

為解決上述技術問題，本發明提供了一種多通道PWM輸出的控制方法，包括：

從預設的第一基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第一死區時間之后，所述第一基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第一脈沖，以便最終生成N路第一脈沖寬度調制PWM信號，N為大于1的整數；

從預設的第二基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第二死區時間之后，所述第二基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第二脈沖，以便最終生成N路第二PWM信號，其中，所述第二基準時鐘的相位與所述第一基準時鐘的相位相反。

優選地，所述第二死區時間等于所述第一死區時間。

優選地，所述第一死區時間和所述第二死區時間的預設過程均具體為：

根據系統時鐘的頻率預設死區時間對應的所述系統時鐘的脈沖數目，所述死區時間為所述第一死區時間或者所述第二死區時間；

則所述計時時間到達預設第一死區時間和所述計時時間到達預設第二死區時間的過程均具體為：

累計的所述系統時鐘的脈沖數目到達預設的脈沖數目。

優選地，所述系統時鐘具體為通過鎖相環對外部時鐘進行M倍頻后得到的時鐘，其中，M為大于1的整數。

優選地，該方法還包括：

預先將所述第一基準時鐘進行消抖處理。

優選地，該方法還包括：

當出現異常情況時，復位所述第一基準時鐘和所述第二基準時鐘。

為解決上述技術問題，本發明還提供了一種多通道PWM輸出的控制系統，包括：

第一脈沖生成模塊，用于從預設的第一基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第一死區時間之后，所述第一基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第一脈沖，以便最終生成N路第一脈沖寬度調制PWM信號，N為大于1的整數；

第二脈沖生成模塊，用于從預設的第二基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第二死區時間之后，所述第二基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第二脈沖，以便最終生成N路第二PWM信號，其中，所述第二基準時鐘的相位與所述第一基準時鐘的相位相反。

優選地，該系統還包括：

消抖模塊，用于預先將所述第一基準時鐘進行消抖處理。

優選地，該系統還包括：

復位模塊，用于當出現異常情況時，復位所述第一基準時鐘和所述第二基準時鐘。

為解決上述技術問題，本發明還提供了一種FPGA，包括上述任一項所述的多通道PWM輸出的控制系統。