[發明專利]一種多通道PWM輸出的控制方法、系統及FPGA

在審

• 申請號: 201710791601.2
• 申請日: 2017-09-05
• 公開（公告）號: CN107517049A
• 公開（公告）日: 2017-12-26
• 發明（設計）人: 劉帥
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 羅滿

1.一種多通道PWM輸出的控制方法，其特征在于，包括：

從預設的第一基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第一死區時間之后，所述第一基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第一脈沖，以便最終生成N路第一脈沖寬度調制PWM信號，N為大于1的整數；

從預設的第二基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第二死區時間之后，所述第二基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第二脈沖，以便最終生成N路第二PWM信號，其中，所述第二基準時鐘的相位與所述第一基準時鐘的相位相反。

2.如權利要求1所述的方法，其特征在于，所述第二死區時間等于所述第一死區時間。

3.如權利要求2所述的方法，其特征在于，所述第一死區時間和所述第二死區時間的預設過程均具體為：

根據系統時鐘的頻率預設死區時間對應的所述系統時鐘的脈沖數目，所述死區時間為所述第一死區時間或者所述第二死區時間；

則所述計時時間到達預設第一死區時間和所述計時時間到達預設第二死區時間的過程均具體為：

累計的所述系統時鐘的脈沖數目到達預設的脈沖數目。

4.如權利要求3所述的方法，其特征在于，所述系統時鐘具體為通過鎖相環對外部時鐘進行M倍頻后得到的時鐘，其中，M為大于1的整數。

5.如權利要求4所述的方法，其特征在于，該方法還包括：

預先將所述第一基準時鐘進行消抖處理。

6.如權利要求5所述的方法，其特征在于，該方法還包括：

當出現異常情況時，復位所述第一基準時鐘和所述第二基準時鐘。

7.一種多通道PWM輸出的控制系統，其特征在于，包括：

第一脈沖生成模塊，用于從預設的第一基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第一死區時間之后，所述第一基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第一脈沖，以便最終生成N路第一脈沖寬度調制PWM信號，N為大于1的整數；

第二脈沖生成模塊，用于從預設的第二基準時鐘的每個周期中的脈沖的上升沿所在的時刻開始計時，當計時時間到達預設第二死區時間之后，所述第二基準時鐘的每個周期中的脈沖的下降沿所在的時刻之前，生成N路第二脈沖，以便最終生成N路第二PWM信號，其中，所述第二基準時鐘的相位與所述第一基準時鐘的相位相反。

8.如權利要求7所述的系統，其特征在于，該系統還包括：

消抖模塊，用于預先將所述第一基準時鐘進行消抖處理。

9.如權利要求8所述的系統，其特征在于，該系統還包括：

復位模塊，用于當出現異常情況時，復位所述第一基準時鐘和所述第二基準時鐘。

10.一種FPGA，其特征在于，包括如權利要求7-9任一項所述的多通道PWM輸出的控制系統。