[發明專利]一種算術加法掩碼轉布爾異或掩碼的防護電路

在審

• 申請號: 201710788468.5
• 申請日: 2017-09-05
• 公開（公告）號: CN107689863A
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 李軍;饒金濤;何衛國
• 申請（專利權）人: 成都三零嘉微電子有限公司
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 成都九鼎天元知識產權代理有限公司51214
• 代理人: 鄧世燕

技術領域

本發明涉及能量、電磁攻擊防護技術、電路設計技術，具體涉及一種算術加法掩碼轉布爾異或掩碼的防護電路，在無能量泄露的情況下，將算術掩碼轉換成布爾掩碼，使得數據轉換過程泄露的能量消耗和敏感中間值無依賴關系，有效地保護了敏感信息的能量泄露、電磁泄漏等，邏輯結構簡單、占用面積小，同時該電路可應用在芯片安全防護領域。

背景技術

側信道攻擊技術是利用了密碼設備在運行過程中泄露的旁路信號，例如時間、電磁、功耗等，這些信號都是密碼設備在運行過程中泄露出來的信息，攻擊方法簡單隱蔽，不容易被發現。這項技術將統計學的基本方法和泄露信息相結合，從而提取密碼設備的敏感信息，例如密碼設備加密的密鑰等。根據攻擊者使用的旁路信息的種類可以將側信道攻擊分為時間攻擊、能量攻擊、電磁攻擊、錯誤攻擊等。在最近幾年，能量攻擊和電磁攻擊得到了迅猛的發展。在研究領域中，能量攻擊和電磁攻擊出現成功攻擊實例最多的。這兩類主要是利用密碼芯片在運行過程中消耗的能量或者輻射的電磁信號，并結合數據相關性和操作相關破解密鑰的技術。其對應的攻擊方法有簡單能量攻擊、差分能量攻擊、相關性能量攻擊、高階能量攻擊等。

這些攻擊技術為密碼設備的設計和制造提出了嚴峻的挑戰，而密碼設備的核心就是密碼芯片，因此實現安全防護的密碼芯片是保證密碼設備的安全的前提。針對安全的芯片設計，許多安全防護是設計技術也被紛紛提出，安全防護技術主要包括隱藏防御技術和掩碼防御技術，目前掩碼防御技術使用的較為普遍，掩碼防御的技術特點是無須改變密碼芯片的電路特性，在算法級別上實現防御，即使密碼芯片的能量消耗和數據存在依賴關系，但是掩碼技術可以掩蓋能量消耗和敏感中間值的依賴關系，從而起到了安全防護的作用。

常見的兩種掩碼方式是布爾掩碼和算術掩碼。在布爾掩碼中，中間值和掩碼進行異或運算，即而在算術掩碼中，中間值和掩碼使用的是加法運算或者乘法運算，通常使用模加運算。例如，n的選擇是根據不同的密碼算法的。而有些算法是基于布爾運算和算術運算兩種運算的，因此需要采用兩種不同的掩碼技術，本發明專利只針對算術加法掩碼轉化為布爾異或掩碼。

傳統的算術加法掩碼轉換為布爾掩碼是以布爾算術基礎為基本的基礎，參考專利CN 104852795中，利用基礎數學的方法，將算術加法掩碼轉化為布爾異或掩碼，已知A+r,r,計算對應的具體算法如下：對于任意的γ，其中K＝32，對任意的K有

此方法在實現上復雜度高，同時也引入了額外的隨機數γ，增加了復雜度，同時增加了存儲空間。

發明內容

為了克服現有技術的上述缺點，本發明提出了一種易于實現，占用面積小的組合邏輯轉換電路，有效地將算術加法掩碼轉換成布爾異或掩碼，解決了現有技術中算術加法轉化成布爾掩碼復雜度高、占用面積大的問題。

本發明解決其技術問題所采用的技術方案是：一種算術加法掩碼轉布爾異或掩碼的防護電路，設A為需要被掩蓋的敏感數據，M為掩碼，將輸入信號A+M分別接入第一非門和并行前綴加法器，輸入信號M接入第二非門后接入并行前綴加法器，并行前綴加法器的輸出和第一非門的輸出接入異或門。

與現有技術相比，本發明的積極效果是：

本發明的防護電路只包括簡單的組合邏輯電路，并行實現了邏輯的轉換，另一方面降低了電路的復雜度，有效減小電路面積和成本。該電路將并行前綴加法器的原理應用在該轉換電路中，能有效提高電路的執行效率，該防護電路中實現了無中間值泄露的安全邏輯的轉換，可以有效的抵抗側信道的能量分析攻擊。

附圖說明

本發明將通過例子并參照附圖的方式說明，其中：

圖1本發明的電路結構示意圖。

具體實施方式

本發明從數字電路設計的角度，提出了一種算術加法轉換為布爾掩碼的電路。利用簡單的門電路搭建了轉換電路結構，具體的電路結構如圖1所示。具體的思路如下：假設A為需要被掩蓋的敏感數據，M為掩碼。實施布爾掩碼時，令實施加法掩碼時，令Q＝A+M mod 2ⁿ-1，C_out為進位，有Q＝(A+M)mod 2ⁿ-1

＝(C_out*2ⁿ)+(A+M)mod 2ⁿ))mod 2ⁿ-1

＝(C_out+(A+M)mod 2ⁿ))mod 2ⁿ-1