[發(fā)明專利]一種算術加法掩碼轉布爾異或掩碼的防護電路在審
| 申請?zhí)枺?/td> | 201710788468.5 | 申請日： | 2017-09-05 |
| 公開（公告）號： | CN107689863A | 公開（公告）日： | 2018-02-13 |
| 發(fā)明（設計）人： | 李軍;饒金濤;何衛(wèi)國 | 申請（專利權）人： | 成都三零嘉微電子有限公司 |
| 主分類號： | H04L9/00 | 分類號： | H04L9/00 |
| 代理公司： | 成都九鼎天元知識產權代理有限公司51214 | 代理人： | 鄧世燕 |
| 地址： | 610041 四川省成都市高新區(qū)云華*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 算術 加法 掩碼 布爾 防護 電路 | ||
【權利要求書】：
1.一種算術加法掩碼轉布爾異或掩碼的防護電路，其特征在于：設A為需要被掩蓋的敏感數據，M為隨機數掩碼，輸入信號為T和M，輸入信號T分別接入第一非門和并行前綴加法器的輸入端，輸入信號M接入第二非門后接入并行前綴加法器的另一個輸入端，并行前綴加法器的每一級進位輸出和第一非門的輸出接入異或門，并輸出最終結果。
2.根據權利要求1所述的一種算術加法掩碼轉布爾異或掩碼的防護電路，其特征在于：所述第一非門對輸入信號A+M進行非運算得到
3.根據權利要求2所述的一種算術加法掩碼轉布爾異或掩碼的防護電路，其特征在于：所述第二非門對輸入信號M進行非運算得到
4.根據權利要求3所述的一種算術加法掩碼轉布爾異或掩碼的防護電路，其特征在于：所述并行前綴加法器對輸入信號A+M和進行進位計算得到每一級進位信號。
5.根據權利要求4所述的一種算術加法掩碼轉布爾異或掩碼的防護電路，其特征在于：所述異或門對進位信號和進行異或運算得到輸出
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于成都三零嘉微電子有限公司，未經成都三零嘉微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710788468.5/1.html，轉載請聲明來源鉆瓜專利網。
