[發明專利]動態隨機存取存儲器處理單元

有效

• 申請號: 201710786369.3
• 申請日: 2017-09-04
• 公開（公告）號: CN108022615B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 李雙辰;牛迪民;克里希納·馬拉丁;鄭宏忠
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C11/408
• 分類號: G11C11/408
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 于翔;曾世驍

一種動態隨機存取存儲器(DRAM)處理單元(DPU)。DPU可包括至少一個計算單元陣列，所述計算單元陣列可包括布置在具有至少一個列的陣列中的多個基于DRAM的計算單元，其中，所述至少一個列可包括至少三個行的基于DRAM的計算單元，所述至少三個行的基于DRAM的計算單元被配置為提供針對所述至少三個行中的第一行和第二行進行運算的邏輯功能，并被配置為將所述邏輯功能的結果存儲在所述至少三個行中的第三個行中。

相關申請的交叉引用

本專利申請要求于2016年10月28日提交的第62/414，426號美國臨時專利申請以及于2017年2月6日提交的第15/425，996號美國專利申請的優先權權益，所述兩個專利申請的公開通過引用全部合并于此。

技術領域

本申請涉及一種存儲器系統，更為具體地講，涉及一種基于DRAM的處理單元。

背景技術

圖形處理單元(GPU)和張量處理單元(TPU)通常被用于深度學習處理。深度學習處理包括由GPU或TPU不能有效執行的高度并行處理。

發明內容

示例實施例提供了一種動態隨機存取存儲器(DRAM)處理單元(DPU)，該DPU可包括至少一個計算單元陣列，所述至少一個計算單元陣列可包括被布置在具有至少一個列的陣列中的多個基于DRAM的計算單元，其中，所述至少一個列可包括至少三個行的基于DRAM的計算單元，所述至少三個行的基于DRAM的計算單元被配置為提供針對所述至少三個行中的第一行和第二行進行運算的邏輯功能，并被配置為將所述邏輯功能的結果存儲在所述至少三個行中的第三行中。在一個實施例中，所述至少一個列的基于DRAM的計算單元中的每個基于DRAM的計算單元包括提供或非邏輯功能的三個晶體管-一個電容器(3T1C)DRAM存儲器單元。在另一實施例中，所述至少一個列的基于DRAM的計算單元中的每個基于DRAM的計算單元可包括一個晶體管-一個電容器(1T1C)DRAM存儲器單元，所述1T1C DRAM存儲器單元可進一步包括結合到所述基于DRAM的計算單元的位線的算術邏輯單元(ALU)，其中，所述ALU提供或非邏輯功能。

示例實施例提供了一種動態隨機存取存儲器(DRAM)處理單元(DPU)，該DPU可包括：至少一個計算單元陣列，可包括被布置在具有至少一個列的陣列中的多個基于DRAM的計算單元，其中，所述至少一個列可包括至少三個行的基于DRAM的計算單元，所述至少三個行的基于DRAM的計算單元被配置為提供針對所述至少三個行中的第一行和第二行進行運算的邏輯功能并被配置為將所述邏輯功能的結果存儲在所述至少三個行中的第三行中；至少一個數據單元陣列，可包括被布置在至少一個列中的至少一個基于DRAM的存儲器單元。在一個實施例中，所述至少一個列的基于DRAM的計算單元中的每個基于DARAM的計算單元包括提供或非邏輯功能的三個晶體管-一個電容器(3T1C)DRAM存儲器單元。在另一實施例中，所述至少一個列的基于DRAM的計算單元可包括一個晶體管-一個電容器(1T1C)DRAM存儲器單元，所述1T1C DRAM存儲器單元可進一步包括結合到基于DRAM的計算單元的位線的算術邏輯單元(ALU)，其中，所述ALU提供或非邏輯功能。