[發明專利]用于高密度SRAM的讀取和寫入方案

在審

• 申請號: 201710784440.4
• 申請日: 2017-09-04
• 公開（公告）號: CN109119111A
• 公開（公告）日: 2019-01-01
• 發明（設計）人: V·布林格維加拉加萬;S·納瓊德加達
• 申請（專利權）人: 格芯公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 李崢;于靜

1.一種結構，包括雙寫入位切換器件，所述雙寫入位切換器件包括位于存儲器單元陣列的不同位置處的多個位切換器件，并且被配置為能夠在所述存儲器單元陣列的每位線的特定數量的單元處進行寫入操作。

2.根據權利要求1所述的結構，其中，所述多個位切換器件包括：

位于所述存儲器單元陣列的位片處的第一位切換器件；以及

位于所述存儲器單元陣列的陣列邊緣處的第二位切換器件。

3.根據權利要求2所述的結構，還包括寫入驅動器，其被配置為在所述存儲器單元陣列處執行寫入操作。

4.根據權利要求3所述的結構，其中，所述寫入驅動器通過傳輸門連接到所述第一位切換器件和所述第二位切換器件中的一個。

5.根據權利要求1所述的結構，還包括字線驅動器，其被配置為驅動用于所述雙位切換器件的多個寫入位切換線。

6.根據權利要求5所述的結構，其中，所述字線驅動器還被配置為使用多個反相器驅動用于所述雙位切換器件的所述多個寫入位切換線。

7.根據權利要求1所述的結構，其中，至少一個寫入線被以可控塌陷芯片連接(C4)從所述雙位切換器件路由到所述存儲器單元陣列。

8.根據權利要求1所述的結構，其中，所述存儲器單元陣列是靜態隨機存取存儲器(SRAM)的一部分。

9.一種結構，包括雙寫入位切換器件，所述雙寫入位切換器件包括位于關于存儲器單元陣列的不同位置處的第一位切換器件和第二位切換器件，所述雙位切換器件被配置為能夠在靜態隨機存取存儲器(SRAM)中的存儲器單元陣列的每位線的特定數目的單元處進行寫入操作。

10.根據權利要求9所述的結構，其中，所述第一位切換器件位于所述存儲器單元陣列的位片處，并且所述第二位切換器件位于所述存儲器單元陣列的陣列邊緣處。

11.根據權利要求10所述的結構，還包括寫入驅動器，其被配置為在所述存儲器單元陣列處執行寫入操作。

12.根據權利要求11所述的結構，其中，所述寫入驅動器通過傳輸門連接到所述第一位切換器件和所述第二位切換器件中的一個。

13.根據權利要求9所述的結構，還包括字線驅動器，其被配置為驅動用于所述雙位切換器件的多個寫入位切換線。

14.根據權利要求13所述的結構，其中，所述字線驅動器還被配置為使用多個反相器驅動用于所述雙位切換器件的所述多個寫入位切換線。

15.根據權利要求13所述的結構，其中，所述字線驅動器還被配置為以可控塌陷芯片連接(C4)驅動用于所述雙位切換器件的所述多個寫入位切換線。

16.根據權利要求9所述的結構，其中，至少一個寫入線被以可控塌陷芯片連接(C4)從所述雙位切換器件路由到所述存儲器單元陣列。

17.一種方法，包括：

建立用于雙寫入位切換器件的至少一個寫入操作；以及

在建立用于所述雙寫入位切換器件的所述至少一個寫入操作之后，在所述存儲器單元陣列的每位線的特定數目的單元處執行所述至少一個寫入操作。

18.根據權利要求17所述的方法，還包括在執行所述至少一個寫入操作之前接收寫入位切換時鐘。