[發明專利]固態盤SSD及高可用性PCIe SSD的方法和系統

有效

• 申請號: 201710781282.7
• 申請日: 2017-09-01
• 公開（公告）號: CN107799151B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 李舒
• 申請（專利權）人: 阿里巴巴集團控股有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京博浩百睿知識產權代理有限責任公司 11134
• 代理人: 宋子良

1.一種高可用性PCIe SSD的系統，包括：

現場可編程門陣列FPGA，能夠配置為以第一模式或第二模式運行，在所述第一模式中，一組處理步驟將由所述FPGA內的第一組邏輯單元執行，在所述第二模式中，所述一組處理步驟的至少一部分將在所述FPGA外部執行，其中，所述FPGA外部的所述一組處理步驟的至少一部分的執行使用所述FPGA內的第二組邏輯單元促進；以及

處理器，耦合至所述FPGA，所述處理器被配置為：

當所述FPGA以所述第一模式運行時，檢測所述FPGA上發生錯誤；

識別與所述錯誤相關聯的錯誤位置；以及

在所述錯誤位置被認為發生在所述第一組邏輯單元的關鍵子集中的情況下：

將所述FPGA切換為以所述第二模式運行；

重新配置所述第一組邏輯單元中的至少一個單元；以及

當重新配置成功時，將所述FPGA切換為以所述第一模式運行。

2.根據權利要求1所述的系統，進一步包括耦合至所述FPGA的多個存儲元件，其中，所述存儲元件包括以下各項中的至少一個：NAND閃存單元、NOR閃存單元、NVRAM單元、DRAM、SRAM、磁存儲盤和光存儲盤。

3.根據權利要求2所述的系統，其中，所述一組處理步驟包括在計算機總線與所述多個存儲元件之間的控制器訪問。

4.根據權利要求3所述的系統，其中，所述計算機總線包括以下各項中的至少一個：外圍連接接口快速PCIe總線、非易失性存儲器快速NVMe總線、串行AT附件SATA總線、小型計算機系統接口SCSI總線和串行附接SCSI(SAS)總線。

5.根據權利要求1所述的系統，其中，所述第二組邏輯單元已被現場可編程硬化。

6.根據權利要求5所述的系統，其中，所述現場可編程硬化包括將所述第二組邏輯單元凍結為不能夠被進一步現場可編程。

7.根據權利要求1所述的系統，其中，識別與所述錯誤相關聯的所述錯誤位置的操作包括檢查用于多個子模塊的簽名。

8.根據權利要求7所述的系統，其中，所述簽名通過以下中的至少一個來檢查：奇偶校驗；CRC校驗；和ECC校驗子檢查。

9.根據權利要求1所述的系統，其中，在所述FPGA切換為以所述第二模式的情況下，所述一組處理步驟將在所述FPGA外部通過以下中的至少一個執行：所述處理器、CPU、GPU和對等FPGA。

10.根據權利要求9所述的系統，其中，所述對等FPGA被相同地配置為所述FPGA。

11.根據權利要求9所述的系統，其中，所述一組處理步驟包括用于多個存儲元件的使用開放式NAND閃存接口ONFI、Toggle或兩者的控制器訪問步驟。

12.根據權利要求11所述的系統，其中，所述第二模式包括直接模式，所述直接模式在所述FPGA被重新配置的同時，允許在所述多個存儲元件執行在所述FPGA外部執行的SSD控制器訪問步驟。

13.根據權利要求1所述的系統，其中，不能由所述FPGA自身校正的所述錯誤，是由于與多單元擾亂MCU相關聯的錯誤引起的。

14.根據權利要求1所述的系統，其中，所述第一組邏輯單元的關鍵子集包括正在使用且沒有冗余的單元。

15.根據權利要求14所述的系統，其中，所述處理器被進一步配置為，在所述錯誤位置被認為發生在未使用的邏輯單元中的情況下，忽略所述錯誤。