[發明專利]實現高電源電壓轉變的低功耗低壓差線性穩壓器

在審

• 申請號: 201710773696.5
• 申請日: 2017-08-31
• 公開（公告）號: CN107402594A
• 公開（公告）日: 2017-11-28
• 發明（設計）人: 甄少偉;周萬禮;陳佳偉;王佳佳;毛征明;羅萍;張波
• 申請（專利權）人: 電子科技大學;電子科技大學廣東電子信息工程研究院
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 成都虹橋專利事務所(普通合伙)51124
• 代理人: 李凌峰

本發明涉及集成電路技術。本發明解決了現有低壓差線性穩壓器功耗較大的問題，提供了一種實現高電源電壓轉變的低功耗低壓差線性穩壓器，其技術方案可概括為：實現高電源電壓轉變的低功耗低壓差線性穩壓器，包括外部電源輸入端、電壓輸出端、PMOS管一、PMOS管二、NJFET耐壓管一、NJFET耐壓管二、NMOS管一、NMOS管二、耗盡型NMOS管、二極管、電阻一及電阻二。本發明的有益效果是，其避免使用誤差放大器及帶隙基準源，電路結構簡單，功耗較小，能夠實現高壓電源的變換，適用于低壓差線性穩壓器。

技術領域

本發明涉及集成電路技術，特別涉及低壓差線性穩壓器。

背景技術

低壓差線性穩壓器(Low Dropout Regulator，LDO)作為現代電源管理芯片的主要組成部分，是一個自功耗很低的微型片上系統，它通常由具有極低導通電阻R_DS(ON)的MOS調整管、基準電源、誤差放大器和各種保護電路等功能模塊集成在同一個芯片上而成的。其特點在于工作過程中沒有開關動作，噪聲比較低且整個單元設計簡單，元件數目少，整個芯片面積小便于集成。LDO的主要技術指標包括：壓差，線性調整率，負載調整率，電源抑制比(Power Supply Rejection,PSR)，負載瞬態響應等。

LDO基本結構如圖1所示，由外部電壓輸入端、帶隙基準源BGR、誤差放大器A(S)、NMOS管二MP、電阻一R1、電阻二R2、振蕩電阻Rload及電容Cload構成，NMOS管二MP為功率管；帶隙基準源BGR為誤差放大器A(S)的反相輸入端提供基準電壓；誤差放大器A(S)將輸出電壓V_out經過電阻一R1、電阻二R2的分壓和基準電壓進行比較，將二者的差值放大后，調節功率管MP的柵極電壓，從而增大或減小功率管MP提供的電流為電容Cload充放電，從而穩定輸出電壓V_out。

上述電路結構，通過帶隙基準源BGR產生與溫度無關的參考電平，調節電阻一R1和電阻二R2的比例關系，能夠得到輸出電壓為

其中，Vref為帶隙基準源BGR輸出到誤差放大器A(S)正相輸入端的基準電壓。

該電路結構能夠實現比較高精度的穩壓輸出，但是整個電路結構包含了帶隙基準源BGR以及誤差放大器A(s)，使用的晶體管數量較多，這樣會導致電路的整體功耗比較高，同時版圖的面積通常也會被設計的比較大。

發明內容

本發明的目的是解決目前低壓差線性穩壓器功耗較大的問題，提供一種實現高電源電壓轉變的低功耗低壓差線性穩壓器。

本發明解決其技術問題，采用的技術方案是，實現高電源電壓轉變的低功耗低壓差線性穩壓器，包括外部電源輸入端及電壓輸出端，其特征在于，還包括PMOS管一、PMOS管二、NJFET耐壓管一、NJFET耐壓管二、NMOS管一、NMOS管二、耗盡型NMOS管、二極管、電阻一及電阻二，所述PMOS管一的源極、PMOS管二的源極及NMOS管二的漏極都與外部電源輸入端連接，PMOS管一的漏極與自身柵極連接，且與PMOS管二的柵極及NJFET耐壓管一的漏極連接，PMOS管二的漏極與NJFET耐壓管二的漏極連接，且與NMOS管二的柵極及二極管的負極連接，NJFET耐壓管一的柵極與NJFET耐壓管二的柵極連接，且接地，NJFET耐壓管一的源極與耗盡型NMOS管的漏極連接，NJFET耐壓管二的源極與NMOS管一的漏極連接，耗盡型NMOS管的源極及柵極分別接地，NMOS管一的源極接地，其柵極與電阻一的一端連接，且與電阻二的一端連接，電阻二的另一端接地，電阻一的另一端與NMOS管二的源極連接，且與二極管的正極及電壓輸出端連接。

具體的，所述PMOS管一及PMOS管二為增強型PMOS管；NMOS管一及NMOS管二為增強型NMOS管。