[發明專利]一種三維存儲器及其讀取方法和讀取電路

有效

• 申請號: 201710772578.2
• 申請日: 2017-08-31
• 公開（公告）號: CN107507647B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 劉紅濤;靳磊;姜丹丹;鄒興奇;張瑜;張城緒;霍宗亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C7/24;G11C16/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明公開了一種三維存儲器及其讀取方法和讀取電路，所述三維存儲器包括存儲串陣列，所述存儲串陣列包括多個存儲串，且所述存儲串包括串聯的多個存儲單元，在對三維存儲器讀取過程中，控制未選中存儲串中的預設存儲單元在輸入驗證電壓后產生的耦合電勢，與未選中存儲串中其余存儲單元在輸入串導通電壓后產生的耦合電勢之間電勢差在預設范圍內，使得未選中存儲串中的各區域電勢較為均衡，改善電子由電勢低的預設存儲單元向相鄰電勢高的存儲單元流動的情況，進而改善預設存儲單元出現熱載流子注入效應的情況，提高三維存儲器的可靠性。

技術領域

本發明涉及存儲器技術領域，更為具體的說，涉及一種三維存儲器及其讀取方法和讀取電路。

背景技術

NAND閃存是一種比硬盤驅動器更好的存儲器設備，隨著人們追求低功耗、輕質量和更好性能的非易失存儲產品，NAND存儲器設備在電子產品中得到了廣泛的應用。目前，平面結構的NAND閃存已經達到了實際擴展的極限，為了進一步提高存儲容量，降低每比特的存儲成本，提出了3D NANFD存儲器(三維存儲器)?，F有的三維存儲器包括有存儲串陣列，存儲串陣列包括有多個存儲串，且每個存儲串包括有串聯的多個存儲晶體管?，F有技術在對三維存儲器進行數據的讀取過程中，會對選中存儲串進行讀取，而同時也會對未選中存儲串進行電壓的輸入，具體為對未選中存儲串中隨機的存儲晶體管的控制端輸入驗證電壓，同時對未選中存儲串的其余存儲晶體管輸入串導通電壓，其中，驗證電壓為在讀取過程中呈上升趨勢的電壓。現有的讀取方法經常導致未選中的存儲串中的存儲單元在輸入驗證電壓的時候，存儲晶體管內產生熱載流子注入效應，降低三維存儲器的可靠性。

發明內容

有鑒于此，本發明提供了一種三維存儲器及其讀取方法和讀取電路，在對三維存儲器讀取過程中，控制未選中存儲串中的預設存儲單元在輸入驗證電壓后產生的耦合電勢，與未選中存儲串中其余存儲單元在輸入串導通電壓后產生的耦合電勢之間電勢差在預設范圍內，使得未選中存儲串中的各區域電勢較為均衡，改善預設存儲單元出現熱載流子注入效應的情況，提高三維存儲器的可靠性。

為實現上述目的，本發明提供的技術方案如下：

一種三維存儲器的讀取方法，所述三維存儲器包括存儲串陣列，所述存儲串陣列包括多個存儲串，且所述存儲串包括串聯的多個存儲單元，包括：

關閉所述存儲串陣列中的未選中的存儲串；

控制所述未選中存儲串中的預設存儲單元在輸入驗證電壓后產生的耦合電勢，與所述未選中存儲串中其余存儲單元在輸入串導通電壓后產生的耦合電勢之間電勢差在預設范圍內。

可選的，對所述預設存儲單元輸入所述驗證電壓為：

對所述預設存儲單元輸入電壓值呈下降趨勢的驗證電壓。

可選的，所述讀取方法包括第一驗證階段、第二驗證階段和第三驗證階段；其中，在所述第一驗證階段，對所述預設存儲單元輸入第一預設驗證電壓；

在所述第二驗證階段，對所述預設存儲單元輸入第二預設驗證電壓；

及，在所述第三驗證階段，對所述預設存儲單元輸入第三預設驗證電壓，其中，所述第一預設驗證電壓大于所述第二預設驗證電壓，且所述第二預設驗證電壓大于所述第三預設驗證電壓。

可選的，所述存儲串還包括第一端部選擇單元和第二端部選擇單元，所述第一端部選擇單元串接于所述串聯的多個存儲單元的輸入端部，且所述第二端部選擇單元串接于所述串聯的多個存儲單元的輸出端部；

其中，所述第一端部選擇單元的輸入端連接位線，所述第二端部選擇單元的輸出端連接共源線。

可選的，關閉所述存儲串陣列中的未選中的存儲串為：

關斷所述存儲串陣列中的未選中的存儲串中的第一端部選擇單元和第二端部選擇單元。