[發明專利]用于半導體結構的ESD裝置

有效

• 申請號: 201710762507.4
• 申請日: 2017-08-30
• 公開（公告）號: CN107799517B
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 李建興;馬哈德瓦爾·納塔拉恩;曼約納塔·普拉布
• 申請（專利權）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及用于半導體結構的ESD裝置，其中，一種用于集成電路的靜電放電(ESD)裝置包括具有縱向延伸鰭配置在其上的襯底。第一n型FinFET(NFET)配置在鰭內。此NFET包括n型源極、n型漏極以及配置在源極與漏極底下襯底內的p?井。p型FinFET(PFET)配置在鰭內。此PFET包括p型源極/漏極區域以及配置在源極/漏極底下襯底內的n?井。該n?井與p?井位于彼此足夠靠近的位置以在它們之間形成一個np結。PFET的p型源極/漏極區域和NFET的n型漏極電連接至共享輸入節點。

技術領域

本發明有關于半導體結構的靜電放電(ESD)防護。更具體而言，本發明有關于一種用于具有與NPN晶體管并聯的硅控整流器(SCR)的鰭式場效應晶體管的ESD裝置。

背景技術

隨著對超高密度集成電路不斷的縮小尺寸以及在速度與功能性上有越來越高的需求，對于ESD裝置的尺寸擴縮性(scalability)與先進性能的需求也在增加。此外，諸如鰭式場效應晶體管(FinFET)裝置的尺寸大幅擴縮的半導體裝置特別容易受ESD應力的影響。

ESD事件是一種高電流(高達2安培)、短時距(一般為150納秒)、高電壓(高達2千伏)的事件。因此，一ESD防護裝置必須在ESD電壓升高至超過其應保護的裝置的最高操作電壓才會開啟，但通常必須要在ESD電壓達到會損壞此類裝置的程度的前1納秒內開啟。該ESD裝置必須能夠將ESD電壓鉗位于盡可能在越低的水平以避免損壞任何半導體裝置。另外，該ESD裝置必須能夠將多于一安培的ESD電流分流至接地。ESD裝置通常實施于所有輸入和輸出(I/O)裝置上、電源線之間(如果可能的話)以及電源線與接地之間。

現有技術的ESD裝置利用FinFET的重摻雜源極/漏極區域與塊體襯底的底層輕摻雜的井部分來形成與鎮流電阻器(ballasting resistor)串聯的NPN雙極性晶體管。問題在于，這些種類的ESD裝置通常將ESD電壓鉗位于3.5至5伏(V)之間，并且在損壞之前只可以承載約0.7安培(A)。

另一種現有技術的ESD裝置利用FinFET的周圍半導體結構來形成一硅控整流器(SCR)裝置以鉗位該ESD電壓及分流該ESD電流。這些SCR裝置可以承載比NPN晶體管裝置更大的電流。然而，SCR裝置通常在ESD電壓達到15伏或更高時才會開啟，這將會損壞許多需要防護的半導體裝置。

因此，需要有一種ESD裝置，其在高于其應該防護裝置的最高操作范圍的電壓水平時開啟，并且低于會損壞這些裝置的電壓水平。另外，需要該ESD裝置可以將ESD電壓鉗位于非常低的電壓，例如在3伏或更小。還有，需要一種ESD裝置，其能夠將ESD電流高于1安培時分流而不被損壞。

發明內容

本發明通過提出一種可以在約4伏開啟、可以應付高于2安培的ESD脈沖電流、以及將ESD脈沖電壓鉗位于低于3伏的ESD裝置，而提供優于現有技術的優點及替代方案。此外，該ESD裝置不需要有鎮流電阻器，因而比現有技術更具尺寸擴縮性。

一種根據本發明的一或多個態樣用于一集成電路的靜電放電(ESD)裝置包括具有縱向延伸鰭配置在其上的襯底。第一n型FinFET(NFET)配置在鰭內。此NFET包括n型源極、n型漏極以及配置在源極與漏極底下襯底內的p-井。p型FinFET(PFET)配置在鰭內。此PFET包括p型源極/漏極區域以及配置在源極/漏極底下襯底內的n-井。該n-井與p-井位于彼此足夠靠近的位置以在它們之間形成一個np結。PFET的p型源極/漏極區域和NFET的n型漏極電連接至共享輸入節點。

在本發明的另一種態樣中，一種用于集成電路的ESD裝置包括一襯底。n型源極、n型漏極和p-井配置于襯底內。該p-井位于源極與漏極之下。p型源極/漏極區域和n-井配置于襯底內。該n-井位于源極/漏極區域之下。該n-井與p-井位于彼此足夠靠近的位置以在它們之間形成一個np結。該p型源極/漏極區域和該n型漏極電連接至共享輸入節點。該n型源極與該p-井通過一共享接地節點電連接至一電氣接地。

附圖說明