[發明專利]一種半導體器件的制造方法及半導體器件

有效

• 申請號: 201710757092.1
• 申請日: 2017-08-29
• 公開（公告）號: CN109427887B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件的制造方法及半導體器件，所述方法包括：提供半導體襯底，在所述半導體襯底上形成柵極堆疊結構；對所述半導體襯底中臨近所述柵極堆疊結構其中一側的區域執行第一離子注入工藝，以形成第一離子注入區；對所述半導體襯底中臨近所述柵極堆疊結構兩側的區域執行LDD注入，以形成LDD區。采用本發明的方法，在LDD注入之前形成位于柵極堆疊結構其中一側的第一離子注入區，一方面可以抑制后續形成的LDD區的雜質發生橫向擴散所導致的短溝道效應；另一方面，可以避免由于熱載流子效應所導致的器件失效，因此，在抑制短溝道效應與熱載流子效應之間得到了權衡。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法及半導體器件。

背景技術

隨著半導體器件集成度的持續增加以及與這些器件相關的臨界尺寸的持續減小，特別是進行到28nm及其以下技術節點，半導體器件由于極短溝道而凸顯了各種不利的物理效應，特別是短溝道效應(Short Channel Effect，SCE)，使得器件性能和可靠性退化，限制了特征尺寸的進一步縮小。

目前，通過在輕摻雜(Lightly Doped Drain，LDD)注入的同時注入碳，可以提高載流子遷移率和工作電流，以改善器件的短溝道效應，從而提高器件的性能，器件的靜態電流(IDDQ)特性和漏致勢壘降低效應(DIBL)得到改善。然而，對于高壓器件而言，在電壓足夠大時，會在漏極附近形成強電場，載流子在這一強電場中獲得較高的能量，成為熱載流子，形成熱電流，導致高壓器件燒毀，稱為熱載流子效應。而且隨著碳注入的劑量增加，會導致LDD區的PN結的電場分布梯度升高，漏電流增大，熱載流子效應增強。

本發明的目的在于提供一種半導體器件的制造方法及半導體器件，以解決上述技術問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供一種半導體器件的制造方法，所述方法包括：提供半導體襯底，在所述半導體襯底上形成柵極堆疊結構；對所述半導體襯底中臨近所述柵極堆疊結構其中一側的區域執行第一離子注入工藝，以形成第一離子注入區；對所述半導體襯底中臨近所述柵極堆疊結構兩側的區域執行LDD注入，以形成LDD區。

進一步，所述第一離子注入區是在所述柵極堆疊結構的源極一側形成的。

進一步，所述第一離子注入工藝包括傾斜于所述半導體襯底的離子注入工藝。

進一步，所述第一離子注入工藝的注入離子包括碳和氮。

進一步，所述LDD注入包括垂直于所述半導體襯底的輕摻雜離子注入工藝。

進一步，所述LDD注入的注入離子包括硼或銦。

進一步，在所述第一離子注入工藝的步驟之后，在所述LDD注入的步驟之前，所述方法還包括對所述半導體襯底中臨近所述柵極堆疊結構的兩側區域執行第二離子注入工藝，以形成第二離子注入區。

進一步，所述第二離子注入工藝包括垂直于所述半導體襯底的離子注入工藝。

進一步，所述第二離子注入工藝的注入離子包括碳。

進一步，所述第二離子注入工藝的注入劑量小于所述第一離子注入工藝的注入劑量。

本發明還提供一種半導體器件，包括：半導體襯底；形成在所述半導體襯底上的柵極堆疊結構；在所述半導體襯底中臨近所述柵極堆疊結構其中一側的區域形成的第一離子注入區；和在所述半導體襯底中臨近所述柵極堆疊結構兩側的區域形成的LDD區。

進一步，所述第一離子注入區是在所述柵極堆疊結構的源極一側形成的。