[發明專利]半導體裝置的制造方法

有效

• 申請號: 201710756619.9
• 申請日: 2017-08-29
• 公開（公告）號: CN108231586B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 沙哈吉·B·摩爾;潘正揚;張世杰;李承翰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

1.一種半導體裝置的制造方法，包括：

形成一柵極堆疊于一基底上；

成長一源極/漏極區相鄰于該柵極堆疊，該源極/漏極區為N型摻雜的硅(Si)；

成長一半導體蓋層于該源極/漏極區上，該半導體蓋層具有鍺(Ge)雜質，該源極/漏極區不含鍺雜質；

沉積一金屬層于該半導體蓋層上；

對該金屬層和該半導體蓋層實施一退火，以形成一硅化物層于該源極/漏極區上，該硅化物層具有鍺雜質，該退火包括實施多個退火工藝，所述多個退火工藝中的每一個連續的退火工藝比前一個退火工藝在更高的溫度中實施，其中在所述多個退火工藝的一最后退火工藝之后，該半導體蓋層中大致全部的鍺雜質聚集至該硅化物層；以及

形成一金屬接觸電性耦接至該硅化物層。

2.如權利要求1所述的半導體裝置的制造方法，其中對該金屬層和該半導體蓋層實施該退火消耗全部的該半導體蓋層。

3.如權利要求1所述的半導體裝置的制造方法，其中對該金屬層和該半導體蓋層實施該退火不消耗全部的該半導體蓋層。

4.如權利要求1所述的半導體裝置的制造方法，其中該源極/漏極區摻雜磷。

5.如權利要求1所述的半導體裝置的制造方法，其中該半導體蓋層摻雜磷。

6.如權利要求1所述的半導體裝置的制造方法，其中該硅化物層的該鍺雜質的濃度為1％到20％。

7.如權利要求6所述的半導體裝置的制造方法，其中在該硅化物層中最大濃度的該鍺雜質位于從該硅化物層的頂面之1nm到10nm的深度。

8.如權利要求1所述的半導體裝置的制造方法，更包括:

形成一層間介電質于該源極/漏極區上；以及

在該層間介電質中形成一開口，該開口露出該源極/漏極區的頂面，其中該源極/漏極區的成長和該半導體蓋層的成長在原位(in situ)實施。

9.一種半導體裝置的制造方法，包括：

形成一柵極堆疊于一基底上；

成長一源極/漏極區相鄰于該柵極堆疊，該源極/漏極區為N型摻雜的硅；

形成一層間介電質于該源極/漏極區上；

在該層間介電質中形成一開口，該開口露出該源極/漏極區；

在該開口內和該源極/漏極區上成長一半導體蓋層，該半導體蓋層為硅鍺(SiGe)或硅鍺磷(SiGeP)；

沉積一金屬層于該開口內和該半導體蓋層的頂面上；

對該金屬層和該半導體蓋層實施一退火，以形成一硅化物層于該源極/漏極區上，其中對該金屬層和該半導體蓋層實施該退火消耗全部的該半導體蓋層；以及

形成一金屬接觸電性耦接至該硅化物層。

10.如權利要求9所述的半導體裝置的制造方法，其中該硅化物層的鍺(Ge)濃度為1％到20％。

11.如權利要求10所述的半導體裝置的制造方法，其中在該硅化物層中最大濃度的鍺在1nm到10nm的深度。

12.如權利要求9所述的半導體裝置的制造方法，其中該金屬層和該半導體蓋層的該退火包括實施多個退火工藝，所述多個退火工藝中的每一個連續的退火工藝在更高的溫度中實施。

13.如權利要求12所述的半導體裝置的制造方法，其中該硅化物層為二硅化鈦(TiSi₂)，且在所述多個退火工藝的一最后退火工藝的過程中，該半導體蓋層中的鍺聚集在二硅化鈦(TiSi₂)的一晶粒邊界。