[發明專利]電介質組合物和層疊電子部件

有效

• 申請號: 201710756337.9
• 申請日: 2017-08-29
• 公開（公告）號: CN107793148B
• 公開（公告）日: 2021-08-13
• 發明（設計）人: 加納裕士;小田嶋努;百田睦;佐佐木洋;佐藤雅之;高橋俊成
• 申請（專利權）人: TDK株式會社
• 主分類號: H01G4/30
• 分類號: H01G4/30;C04B35/468;C04B41/88;H01G4/12
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 楊琦

本發明涉及一種電介質組合物和層疊電子部件。該電介質組合物包含鈦酸鋇、釔的氧化物和鎂的氧化物。在將釔的氧化物的含量以Y₂O₃換算設定為α摩爾份，將鎂的氧化物的含量以MgO換算設定為β摩爾份的情況下，0.70≤α/β≤1.10。

技術領域

本發明涉及一種電介質組合物和層疊電子部件。

背景技術

陶瓷電子部件作為小型、高性能和高可靠性的電子部件而廣泛應用，在電氣設備和電子設備中使用的數量也在增加。近年來，隨著設備的小型化和高性能化，對陶瓷電子部件的進一步小型化、高性能化和高可靠性化的要求日益嚴格。特別是尋求使高溫負荷壽命提高并且相對介電常數也高的電介質組合物和層疊電子部件。

對于這樣的要求，在專利文獻1中公開了包含電介質層的多層陶瓷片式電容器，其中，所述電介質層含有鈦酸鋇、Y₂O₃等。

但是，一直以來難以同時提高高溫負荷壽命和相對介電常數，如果要提高相對介電常數，則高溫負荷壽命降低，如果要提高高溫負荷壽命，則相對介電常數降低。

專利文獻1：日本特開2000-315615號公報

發明內容

鑒于上述實際情況，本發明的目的在于提供一種相對介電常數、高溫負荷壽命和溫度特性良好的電介質組合物和層疊電子部件。

為了達成上述目的，本發明所涉及的電介質組合物為包含鈦酸鋇、釔的氧化物和鎂的氧化物的電介質組合物，

在將釔的氧化物的含量以Y₂O₃換算設定為α摩爾份，將鎂的氧化物的含量以MgO換算設定為β摩爾份的情況下，0.70≤α/β≤1.10。

本發明所涉及的電介質組合物通過將α/β控制在上述的范圍內，能夠使相對介電常數、高溫負荷壽命和溫度特性良好。

優選在將所述鈦酸鋇的含量以BaTiO₃換算設定為100摩爾份的情況下，釩的含量以V₂O₅換算為0.02摩爾份以上。

優選在將所述鈦酸鋇的含量以BaTiO₃換算設定為100摩爾份的情況下，釔的含量以Y₂O₃換算為0.78～2.03摩爾份。

優選在將所述鈦酸鋇的含量以BaTiO₃換算設定為100摩爾份的情況下，鎂的含量以MgO換算為1.12～1.85摩爾份。

優選在將所述鈦酸鋇的含量以BaTiO₃換算設定為100摩爾份的情況下，硅的含量以SiO₂換算為1.39～2.80摩爾份。

另外，本發明所涉及的層疊電子部件為具備電介質層、內部電極層和外部電極的層疊電子部件，

所述電介質層由上述的電介質組合物構成。

優選層疊電子部件的截面中，Y偏析的區域所占的面積比例為 2.0％以下。

優選層疊電子部件的截面中，Mg偏析的區域所占的面積比例為 2.0％以下。

附圖說明

圖1為本發明的一個實施方式所涉及的層疊陶瓷電容器的截面圖。

圖2為縱軸表示高溫負荷壽命，橫軸表示α/β的圖表。

圖3為縱軸表示Y的偏析區域所占的面積比例，橫軸表示α/β的圖表。

圖4為縱軸表示Si的偏析區域所占的面積比例，橫軸表示α/β的圖表。