[發明專利]半導體封裝結構

有效

• 申請號: 201710741532.4
• 申請日: 2017-08-25
• 公開（公告）號: CN108346650B
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 林圣謀;許志駿;吳文洲
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

1.一種半導體封裝結構，其特征在于，包括：

封裝基板；以及

堆疊在該封裝基板上的IC晶粒與內存晶粒，其中該IC晶粒具有射頻電路；

其中，該內存晶粒完全覆蓋該封裝基板的第一表面部分，以定義該封裝基板的從該內存晶粒露出的第二表面部分，該IC晶粒部分地覆蓋該封裝基板的該第一表面部分以及該第二表面部分；

其中，該射頻電路包括：第一敏感元件區，對應該封裝基板的該第二表面部分，以及第二敏感元件區，對應該封裝基板的該第一表面部分，并且從俯視的視角來看，該第二敏感元件區相對于該內存晶粒的內存I/O電路徑具有偏移；

其中該內存晶粒的內存I/O電路徑至少包括：重分布層；從俯視的視角來看，該重分布層具有與該IC晶粒重疊的部分，并且該第二敏感元件區相對于該重分布層與該IC晶粒重疊的部分具有偏移。

2.如權利要求1所述的半導體封裝結構，其特征在于，該IC晶粒設置在該內存晶粒之上或者該內存晶粒設置在該IC晶粒之上。

3.如權利要求2所述的半導體封裝結構，其特征在于，進一步包括：間隔物，插入在該IC晶粒與該內存晶粒之間。

4.如權利要求3所述的半導體封裝結構，其特征在于，該間隔物為虛設晶粒。

5.如權利要求3所述的半導體封裝結構，其特征在于，該間隔物包括：重分布層結構，耦合在該IC晶粒與該內存晶粒之間。

6.如權利要求3所述的半導體封裝結構，其特征在于，當該IC晶粒設置在該內存晶粒之上時，該間隔物或者該內存晶粒包括：金屬板，直接位于該射頻電路的該第二敏感元件區的下方。

7.如權利要求2所述的半導體封裝結構，其特征在于，當該IC晶粒設置在該內存晶粒之上時，該內存晶粒包括：金屬板，直接位于該射頻電路的該第二敏感元件區的下方。

8.如權利要求6或7所述的半導體封裝結構，其特征在于，該金屬板電性連接至地。

9.如權利要求1所述的半導體封裝結構，其特征在于，該第一敏感元件區及該第二敏感元件區均包括如下至少一項：射頻發射器、射頻接收器、射頻合成器、射頻平衡不平衡轉換器以及射頻電感器。

10.如權利要求1所述的半導體封裝結構，其特征在于，該第二敏感元件區進一步對應該封裝基板的該第二表面部分，并且從俯視的視角來看，該第二敏感元件區與該第一敏感元件區隔開。

11.如權利要求1所述的半導體封裝結構，其特征在于，該封裝基板的該第二表面部分具有互連區，耦合至該第一敏感元件區與該第二敏感元件區，并且從俯視的視角來看，該第一敏感元件區位于該互連區與該內存晶粒之間或者該互連區的至少一部分被該第一敏感元件區覆蓋。

12.一種半導體封裝結構，其特征在于，包括：

封裝基板；以及

堆疊在該封裝基板上的IC晶粒與內存晶粒，其中該IC晶粒具有射頻電路；

其中，該內存晶粒設置在該IC晶粒上或者該IC晶粒設置在該內存晶粒之上，并且該內存晶粒具有內存I/O電路徑；

其中，該射頻電路包括：敏感元件區，并且從俯視的視角來看，該敏感元件區與該內存晶粒的該內存I/O電路徑不重疊；

其中該內存I/O電路徑至少包括：重分布層；從俯視的視角來看，該重分布層與該IC晶粒具有重疊的部分，并且該敏感元件區與該重分布層與該IC晶粒重疊的部分不重疊。