[發明專利]具有低介電常數間隔物的半導體結構及其制造方法

在審

• 申請號: 201710741292.8
• 申請日: 2017-08-25
• 公開（公告）號: CN108231875A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 王祥保;盧一斌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L29/78;H01L29/40
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

本揭露涉及具有低介電常數間隔物的半導體結構及其制造方法。本發明實施例提供一種半導體結構，其包含：半導體鰭片；金屬柵極，其位于所述半導體鰭片上方；及側壁間隔物，其是由包圍所述金屬柵極的對置側壁的低介電常數電介質組成。所述側壁間隔物的一部分包括錐形輪廓，其具有朝向頂部部分的所述對置側壁的較大間距，及朝向所述側壁間隔物的底部部分的所述對置側壁的較窄間距。本發明實施例還提供一種制造半導體裝置的方法。所述方法包含：使多晶硅條形成于半導體鰭片上方；形成包圍所述多晶硅條的長側的氮化物側壁間隔物；使凸起源極/漏極區域形成于所述半導體鰭片中；及形成包圍所述氮化物側壁間隔物的碳氮化物蝕刻停止層。

技術領域

本發明實施例是關于鰭式場效晶體管(FinFET)金屬柵極的低介電常數間隔物的結構及制造方法。

背景技術

半導體集成電路(IC)工業已經歷快速成長。IC材料及設計的技術進步已產生數代IC，其中各代具有比其前一代更小且更復雜的電路。然而，這些進步增加了處理及制造IC的復雜性，為實現這些進步，需要同步發展IC處理及制造。

由于集成電路制造中的半導體裝置的密度不斷增大，因此需要不斷提高裝置制造的精確度。控制場效晶體管(FET)的柵極長度的能力是很重要的。如果不能縮短柵極長度，則無法實現密度及電路性能的提高。此外，由于柵極長度減小，因此需要減小源極/漏極延伸側向重疊與柵極之間的接面電容的經改進工藝。

發明內容

根據本發明的一實施例，一種半導體結構包括：半導體鰭片；金屬柵極，其位于所述半導體鰭片上方；及側壁間隔物，其由包圍所述金屬柵極的對置側壁的低介電常數電介質組成；其中所述側壁間隔物的一部分包括錐形輪廓，其具有朝向頂部部分的所述對置側壁的較大間距及朝向所述側壁間隔物的底部部分的所述對置側壁的較窄間距。

根據本發明的一實施例，一種用于制造半導體結構的方法包括：圖案化半導體鰭片上方的數個多晶硅條；形成所述多晶硅條的側壁間隔物，所述側壁間隔物包括第一材料；使輕微摻雜區域形成于所述半導體鰭片中；形成包圍所述側壁間隔物的蝕刻停止層，所述蝕刻停止層包括第二材料；通過移除所述多晶硅條來形成金屬柵極溝槽；及通過使用具有比對所述第二材料大的對所述第一材料的選擇比的蝕刻劑來移除所述側壁間隔物。

根據本發明的一實施例，一種用于制造半導體結構的方法包括：使多晶硅條形成于半導體鰭片上方；形成包圍所述多晶硅條的長側的氮化物側壁間隔物；在所述多晶硅條毗鄰處，使凸起源極/漏極區域形成于所述半導體鰭片中；及形成包圍所述氮化物側壁間隔物的碳氮化物蝕刻停止層。

附圖說明

從結合附圖閱讀的以下詳細描述最佳理解本發明實施例的方面。應強調，根據工業標準做法，各種構件未按比例繪制。實際上，為使討論清楚，可任意增大或減小各種構件的尺寸。

圖1是根據本發明的一些實施例的半導體結構的剖面圖。

圖2是根據本發明的一些實施例的半導體結構的局部放大剖面圖。

圖3是根據本發明的一些實施例的半導體結構的制造操作流程。

圖4A到4M是根據本發明的一些實施例的半導體結構的制造操作流程的局部剖面圖。

圖5是根據本發明的一些實施例的半導體結構的制造操作流程。

具體實施方式

在圖式中，使用相同組件符號來標示所有各種視圖中的相同或類似組件且展示及描述本發明實施例的繪示性實施例。圖未必按比例繪制，且在一些例項中，已僅出于繪示性目的而適當放大及/或簡化圖式。一般技術者將基于本發明實施例的以下示范性實施例來了解本發明實施例的諸多可能應用及變動。