[發(fā)明專利]一種扇出型封裝方法在審
| 申請(qǐng)?zhí)枺?/td> | 201710740477.7 | 申請(qǐng)日: | 2017-08-24 |
| 公開(kāi)(公告)號(hào): | CN107611043A | 公開(kāi)(公告)日: | 2018-01-19 |
| 發(fā)明(設(shè)計(jì))人: | 俞國(guó)慶 | 申請(qǐng)(專利權(quán))人: | 通富微電子股份有限公司 |
| 主分類號(hào): | H01L21/56 | 分類號(hào): | H01L21/56;H01L21/60;H01L23/373 |
| 代理公司: | 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)44280 | 代理人: | 鐘子敏 |
| 地址: | 226000 *** | 國(guó)省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 扇出型 封裝 方法 | ||
1.一種扇出型封裝方法,其特征在于,所述方法包括:
提供封裝基板,所述封裝基板包括硅晶圓基層、焊盤及第一再布線層,所述焊盤設(shè)置于所述硅晶圓基層一側(cè),所述第一再布線層設(shè)置于所述硅晶圓基層的另一側(cè),其中,所述焊盤和所述第一再布線層電連接;
將芯片與所述封裝基板的所述焊盤電連接。
2.根據(jù)權(quán)利要求1所述的方法,其特征在于,所述提供封裝基板包括:
提供設(shè)有所述焊盤的所述硅晶圓基層;
在所述硅晶圓基層相對(duì)設(shè)置的兩側(cè)分別形成所述第一再布線層、第二再布線層,所述第二再布線層形成于所述焊盤之上且電連接所述焊盤。
3.根據(jù)權(quán)利要求2所述的方法,其特征在于,所述形成所述第一再布線層之前包括:
設(shè)置所述硅晶圓基層的狀態(tài)使其具有所述焊盤的一側(cè)位于下方;
在所述硅晶圓基層的背對(duì)所述焊盤的位置形成硅通孔。
4.根據(jù)權(quán)利要求3所述的方法,其特征在于,
所述在在所述硅晶圓基層的背對(duì)所述焊盤的位置形成硅通孔之前包括:研磨所述硅晶圓基層背對(duì)所述焊盤的一側(cè),以使得所述硅晶圓基層的厚度小于或等于預(yù)定厚度。
5.根據(jù)權(quán)利要求3所述的方法,其特征在于,
所述提供封裝基板包括:在所述硅晶圓基層背對(duì)所述焊盤的一側(cè)貼合加強(qiáng)板;
所述在在所述硅晶圓基層的背對(duì)所述焊盤的位置形成硅通孔之前包括:撤去所述加強(qiáng)板。
6.根據(jù)權(quán)利要求2所述的方法,其特征在于,
所述將芯片與所述封裝基板的所述焊盤電連接包括:所述芯片表面設(shè)置有金屬凸點(diǎn),將所述芯片的所述金屬凸點(diǎn)與所述第二再布線層回流焊接,以使得所述芯片與所述第二再布線層電連接,并通過(guò)所述第二再布線層與所述焊盤電連接。
7.根據(jù)權(quán)利要求6所述的方法,其特征在于,所述將所述芯片與所述第二再布線層電連接之后包括:將所述芯片和所述硅晶圓基層的形成有所述第二再布線層一側(cè)進(jìn)行塑封。
8.根據(jù)權(quán)利要求7所述的方法,其特征在于,所述將所述芯片與所述第二再布線層電連接之前包括:提供載板,將所述硅晶圓基層的形成有所述第一再布線層的一側(cè)與所述載板連接;所述將所述芯片和所述硅晶圓基層的形成有所述第二再布線層一側(cè)進(jìn)行塑封之后還包括:去除所述載板。
9.根據(jù)權(quán)利要求2所述的方法,其特征在于,所述在所述硅晶圓基層形成所述第二再布線層,包括:
在所述硅晶圓基層設(shè)置有所述焊盤的一側(cè)形成第一鈍化層,并在所述第一鈍化層對(duì)應(yīng)所述焊盤的位置設(shè)置第一開(kāi)口;
在所述第一鈍化層背對(duì)所述硅晶圓基層的表面形成第一種子層;
在所述第一種子層背對(duì)所述硅晶圓基層的表面形成第一掩膜層,并在所述第一掩膜層對(duì)應(yīng)所述焊盤的位置設(shè)置第二開(kāi)口;
在所述第二開(kāi)口內(nèi)形成所述第二再布線層;
去除所述第一掩膜層以及所述第二再布線層以外的第一種子層;
其中,所述焊盤、所述第一種子層、所述第二再布線層電連接。
10.根據(jù)權(quán)利要求9所述的方法,其特征在于,所述在所述硅晶圓基層形成所述第二再布線層之后,包括:在所述第二再布線層背對(duì)所述硅晶圓基層的一側(cè)至少再形成一再布線層;
在所述第二再布線層背對(duì)所述硅晶圓基層的一側(cè)至少再形成一再布線層包括:
在所述第二再布線層背對(duì)所述硅晶圓基層的表面形成第一介電層,并在所述第一介電層上設(shè)置第三開(kāi)口;
在所述第一介電層背對(duì)所述硅晶圓基層的表面形成第二種子層;
在所述第二種子層背對(duì)所述硅晶圓基層的表面形成第二掩膜層,并在所述第二掩膜層設(shè)置第四開(kāi)口;
在所述第四開(kāi)口內(nèi)形成第三再布線層;
去除所述第二掩膜層以及所述第三再布線層以外的第二種子層;
其中,所述第二再布線層、所述第二種子層、所述第三再布線層電連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于通富微電子股份有限公司,未經(jīng)通富微電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710740477.7/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





