[發明專利]半導體裝置封裝和其制造方法

有效

• 申請號: 201710733607.4
• 申請日: 2016-03-22
• 公開（公告）號: CN107644853B
• 公開（公告）日: 2020-05-15
• 發明（設計）人: 楊燾境;黃國峰;粘為裕
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/538;H01L23/544;H01L23/552;H01L21/50;H01L21/60;H01L25/065;H01L23/488
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本發明涉及一種半導體裝置封裝，其包含襯底、第一電組件、第二電組件和設置于所述襯底的頂部表面上的導電框架。所述導電框架具有頂部部分和大體上垂直于所述頂部部分的邊沿。所述導電框架覆蓋所述第一電組件，且包含所述導電框架的所述頂部部分中的至少一個開口，所述開口中的一者暴露所述第二電組件。所述導電框架的所述頂部部分的頂部表面大體上與所述第二電組件的頂部表面共面。所述半導體裝置封裝進一步包含與所述導電框架的所述頂部部分的所述頂部表面、所述導電框架的所述邊沿的外部側向表面和所述第二電組件的所述頂部表面接觸的電磁干擾屏蔽體。

本申請是申請日為2016年03月22日，申請號為201610164166.6，發明名稱為“半導體裝置封裝和其制造方法”的申請的分案申請。

技術領域

本發明涉及半導體裝置封裝和其制造方法，且更特定來說，涉及具有屏蔽罩蓋的半導體裝置封裝和其制造方法。

背景技術

在至少部分地由針對增強處理速度和較小大小的需求的驅動下，半導體裝置已變得越來越復雜。增強的處理速度往往會涉及較高時鐘速度，其可涉及信號電平之間更頻繁的轉換，此又可導致以較高頻率或較短波長的較高電平的電磁發射。電磁發射可從源半導體裝置輻射，且可入射于鄰近半導體裝置上。如果鄰近半導體裝置處的電磁發射的電平充分高，那么這些發射可不利地影響所述鄰近半導體裝置的操作。此現象有時被稱作電磁干擾(EMI)。較小設定大小的半導體裝置可通過在總電子系統內提供較高密度的半導體裝置而使EMI加劇，且因此使鄰近半導體裝置處較高電平的非所要電磁發射加劇。

減少EMI的一個方式為屏蔽半導體裝置封裝內的一組半導體裝置。特定來說，屏蔽可通過包含電接地并固定到封裝外部的導電殼體或外殼而實現。當來自封裝內部的電磁發射撞擊殼體的內部表面時，這些發射的至少一部分可經電短接，由此減小可通過殼體并不利地影響鄰近半導體裝置的發射的電平。類似地，當來自鄰近半導體裝置的電磁發射撞擊殼體的外部表面時，類似電短接可發生以減少封裝內的半導體裝置的EMI。

然而，EMI屏蔽增大半導體裝置封裝的總大小，且因此可能不滿足由高密度集成電路的發展所引起的需求。

發明內容

根據本發明的實施例，半導體裝置封裝包含襯底、第一電組件、第二電組件、導電框架和電磁干擾屏蔽體。襯底具有頂部表面。第一電組件設置于所述襯底的頂部表面上。第二電組件設置于所述襯底的頂部表面上。第二電組件具有頂部表面。所述導電框架具有頂部部分和大體上垂直于所述頂部部分的邊沿。所述頂部部分具有頂部表面。導電框架設置于所述襯底的頂部表面上以覆蓋第一電組件。導電框架界定導電框架的頂部部分中的至少一個開口。至少一個開口暴露第二電組件。所述導電框架的頂部部分的頂部表面大體上與所述第二電組件的頂部表面共面。所述電磁干擾屏蔽體與導電框架的頂部部分的頂部表面、導電框架的邊沿的外部側向表面和第二電組件的頂部表面接觸。

根據本發明的實施例，制造半導體裝置封裝的方法包括：(a)提供具有頂部表面的襯底；(b)將第一電組件和第二電組件附接在襯底的頂部表面上，所述第二電組件具有頂部部分；(c)將導電框架放置在襯底的頂部表面上以覆蓋第一電組件，所述導電框架包含頂部部分和大體上垂直于所述頂部部分的邊沿，所述頂部部分具有頂部表面，所述導電框架界定導電框架的頂部部分中的至少一個開口，至少一個開口暴露所述第二電組件，且導電框架的頂部部分的頂部表面大體上與第二電組件的頂部表面共面；(d)將電磁干擾屏蔽體放置在導電框架上以與導電框架的頂部部分的頂部表面、導電框架的邊沿的外部側向表面和第二電組件的頂部表面接觸。

附圖說明

圖1A說明根據本發明的實施例的半導體裝置封裝的橫截面圖。

圖1B說明根據本發明的實施例的半導體裝置封裝的俯視圖。

圖2A、圖2B和圖2C說明根據本發明的實施例的制造程序。