[發明專利]信號延遲的補償方法、裝置及計算機設備

有效

• 申請號: 201710731725.1
• 申請日: 2017-08-23
• 公開（公告）號: CN107480390B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 吳月;孟松;王雨;楊飛;宋琛;韓東旭;宋丹娜
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/30;G06F115/12
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張潤

本發明提出一種信號延遲的補償方法、裝置及計算機設備，該方法包括對PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；將第一長度誤差均值、PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；基于仿真結果中同步信號的時序偏差確定每組信號線的延時長度；基于延時長度對每組信號線中的信號線長度作等長匹配處理，以對PCB印制電路板的信號延遲進行補償。通過本發明由于是通過仿真模擬，對PCB印制電路板信號線的長度作匹配來補償信號延遲，能夠最大限度降低了高速信號的延遲時間，優化PCB印刷電路板的信號傳輸效果，提升PCB印制電路板信號延遲的補償效果。

技術領域

本發明涉及電路技術領域，尤其涉及一種信號延遲的補償方法、裝置及計算機設備。

背景技術

相關技術中，是單純憑借PCB印制電路板芯片內部設計好的信號延遲，外加PCB印制電路板信號線的長度匹配來補償，誤差范圍大，并沒有精準的實時進行補償，會由于PCB材質，介電常數，阻抗等影響，導致信號延遲較大。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

為此，本發明的一個目的在于提出一種信號延遲的補償方法，由于是通過仿真模擬，對PCB印制電路板信號線的長度作匹配來補償信號延遲，能夠最大限度降低了高速信號的延遲時間，優化PCB印刷電路板的信號傳輸效果，提升PCB印制電路板信號延遲的補償效果。

本發明的另一個目的在于提出一種信號延遲的補償裝置。

本發明的另一個目的在于提出一種非臨時性計算機可讀存儲介質。

本發明的另一個目的在于提出一種計算機程序產品。

本發明的另一個目的在于提出一種計算機設備。

為達到上述目的，本發明第一方面實施例提出的信號延遲的補償方法，應用于PCB印刷電路板，包括：對所述PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；將所述第一長度誤差均值、所述PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；基于所述仿真結果中同步信號的時序偏差確定每組信號線的延時長度；基于所述延時長度對所述每組信號線中的信號線長度作等長匹配處理，以對所述PCB印制電路板的信號延遲進行補償。

本發明第一方面實施例提出的信號延遲的補償方法，通過對PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；將第一長度誤差均值、PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；基于仿真結果中同步信號的時序偏差確定每組信號線的延時長度；基于延時長度對每組信號線中的信號線長度作等長匹配處理，以對PCB印制電路板的信號延遲進行補償，由于是通過仿真模擬，對PCB印制電路板信號線的長度作匹配來補償信號延遲，能夠最大限度降低了高速信號的延遲時間，優化PCB印刷電路板的信號傳輸效果，提升PCB印制電路板信號延遲的補償效果。

為達到上述目的，本發明第二方面實施例提出的信號延遲的補償裝置，應用于PCB印刷電路板，包括：分組模塊，用于對所述PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；仿真模塊，用于將所述第一長度誤差均值、所述PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；第一確定模塊，用于基于所述仿真結果中同步信號的時序偏差確定每組信號線的延時長度；延遲補償模塊，用于基于所述延時長度對所述每組信號線中的信號線長度作等長匹配處理，以對所述PCB印制電路板的信號延遲進行補償。