[發明專利]信號延遲的補償方法、裝置及計算機設備

有效

• 申請號: 201710731725.1
• 申請日: 2017-08-23
• 公開（公告）號: CN107480390B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 吳月;孟松;王雨;楊飛;宋琛;韓東旭;宋丹娜
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/30;G06F115/12
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張潤

1.一種信號延遲的補償方法，其特征在于，應用于PCB印制電路板，包括以下步驟：

對所述PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；

將所述第一長度誤差均值、所述PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；

基于所述仿真結果中同步信號的時序偏差確定每組信號線的延時長度；

基于所述延時長度對所述每組信號線中的信號線長度作等長匹配處理，以對所述PCB印制電路板的信號延遲進行補償。

2.如權利要求1所述的信號延遲的補償方法，其特征在于，還包括：

重新確定所述等長匹配處理后的多組信號線的組間信號線的長度誤差均值，并將所述長度誤差均值作為第二長度誤差均值；

基于所述第二長度誤差均值對所述第一長度誤差均值進行更新；

根據更新后的長度誤差均值對所述PCB印制電路板的信號延遲進行補償。

3.如權利要求1所述的信號延遲的補償方法，其特征在于，所述基于所述仿真結果中同步信號的時序偏差確定每組信號線的延時長度，包括：

直接根據所述仿真結果中同步信號的時序偏差，確定所述每組信號線對應的延時長度。

4.如權利要求1所述的信號延遲的補償方法，其特征在于，所述確定組間信號線的第一長度誤差均值，包括：

對所述每組信號線，確定其中的目標信號線，以及確定所述目標信號線的長度作為目標長度；

確定所述每組信號線中，除所述目標信號線之外的信號線的長度和所述目標長度的差值，得到多個差值；

對所述多個差值求平均值，并將得到的平均值作為與所述每組信號線對應的第三長度誤差均值；

對多組信號線中，每組信號線對應的第三長度誤差均值再次求平均值，將再次求平均得到的平均值作為所述組間信號線的第一長度誤差均值。

5.如權利要求3所述的信號延遲的補償方法，其特征在于，所述基于所述延時長度對所述每組信號線中的信號線長度作等長匹配處理，包括：

直接根據與所述每組信號線對應的延時長度，對所述每組信號線中的每條信號線長度作等長匹配處理。

6.一種信號延遲的補償裝置，其特征在于，應用于PCB印制電路板，包括：

分組模塊，用于對所述PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；

仿真模塊，用于將所述第一長度誤差均值、所述PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；

第一確定模塊，用于基于所述仿真結果中同步信號的時序偏差確定每組信號線的延時長度；

延遲補償模塊，用于基于所述延時長度對所述每組信號線中的信號線長度作等長匹配處理，以對所述PCB印制電路板的信號延遲進行補償。

7.如權利要求6所述的信號延遲的補償裝置，其特征在于，還包括：

第二確定模塊，用于重新確定所述等長匹配處理后的多組信號線的組間信號線的長度誤差均值，并將所述長度誤差均值作為第二長度誤差均值；

更新模塊，用于基于所述第二長度誤差均值對所述第一長度誤差均值進行更新；

所述延遲補償模塊，還用于根據更新后的長度誤差均值對所述PCB印制電路板的信號延遲進行補償。

8.一種非臨時性計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，該程序被處理器執行時實現如權利要求1-5中任一項所述的信號延遲的補償方法。

9.一種計算機設備，包括殼體、處理器、存儲器、電路板和電源電路，其中，所述電路板安置在所述殼體圍成的空間內部，所述處理器和所述存儲器設置在所述電路板上；所述電源電路，用于為所述計算機設備的各個電路或器件供電；所述存儲器用于存儲可執行程序代碼；所述處理器通過讀取所述存儲器中存儲的可執行程序代碼來運行與所述可執行程序代碼對應的程序，以用于執行：

對PCB印制電路板上的信號線進行分組，并確定組間信號線的第一長度誤差均值；

將所述第一長度誤差均值、所述PCB印制電路板的層疊參數、以及待仿真信號輸入信號完整性仿真應用，得到仿真結果；

基于所述仿真結果中同步信號的時序偏差確定每組信號線的延時長度；

基于所述延時長度對所述每組信號線中的信號線長度作等長匹配處理，以對所述PCB印制電路板的信號延遲進行補償。