[發明專利]集成電路結構及其形成方法

有效

• 申請號: 201710731428.7
• 申請日: 2017-08-23
• 公開（公告）號: CN108122828B
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 鐘健豪;林長生;黃國峰;吳歷杰;林均潔
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/306;H01L21/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種方法包括在晶圓上方形成第一介電層，蝕刻第一介電層以形成開口，將含鎢材料填充到開口中，以及對晶圓實施化學機械拋光(CMP)。在CMP之后，使用弱堿溶液對晶圓實施清潔。本發明的實施例還涉及集成電路結構及其形成方法。

技術領域

本發明的實施例涉及集成電路結構及其形成方法。

背景技術

在集成電路的制造中，接觸插塞用于連接至晶體管的源極區和漏極區以及柵極。源極/漏極接觸插塞通常連接至源極/漏極硅化物區，源極/漏極接觸插塞通過以下方法形成：形成接觸開口以暴露源極/漏極區，沉積金屬層，實施退火以使金屬層與源極/漏極區反應，將鎢填充到剩余的接觸開口中，并且實施化學機械拋光(CMP)以去除多余的鎢。然后實施清潔。

發明內容

本發明的實施例提供了一種形成集成電路結構的方法，包括：在晶圓上方形成第一介電層；蝕刻所述第一介電層以形成第一開口；將含鎢材料填充到所述第一開口中；對所述晶圓實施第一化學機械拋光(CMP)；以及在所述化學機械拋光之后，使用弱堿溶液對所述晶圓實施第一清潔。

本發明的另一實施例提供了一種形成集成電路結構的方法，包括：形成具有與晶體管的柵極堆疊件處于相同水平的部分的層間電介質(ILD)，其中，所述層間電介質和所述柵極堆疊件是晶圓的部分；蝕刻所述層間電介質以形成源極/漏極接觸開口，其中，通過所述源極/漏極接觸開口暴露所述晶體管的源極/漏極區；在所述晶圓上沉積第一含鎢材料，其中，所述第一含鎢材料包括填充所述源極/漏極接觸開口的部分；對所述晶圓實施化學機械拋光(CMP)以去除所述第一含鎢材料的多余部分；使用包括有機胺的清潔液清潔所述晶圓，其中，所述清潔液是弱堿溶液；以及干燥所述晶圓。

本發明的又一實施例提供了一種集成電路結構，包括：第一介電層；第一金屬插塞，位于所述第一介電層中，其中，所述第一金屬插塞的頂面與所述第一介電層的頂面共面；富碳層，位于所述第一金屬插塞上面并且接觸所述第一金屬插塞，其中，所述富碳層具有高于所述第一金屬插塞的第二碳濃度的第一碳濃度；以及第二介電層，位于所述富碳層上面并接觸所述富碳層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1至圖12是根據一些實施例的晶體管和接觸插塞的形成中的中間階段的截面圖。

圖13示出具有留在接觸插塞的頂部上的富碳層的接觸插塞的截面圖。

圖14示出使用酸性溶液或中性液體對額外的金屬部件實施的清潔。

圖15示出根據一些實施例的用于形成晶體管的工藝流程。

具體實施方式

以下公開內容提供了許多用于實現本發明的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋。