[發明專利]半導體封裝的形成方法

有效

• 申請號: 201710718317.2
• 申請日: 2017-08-21
• 公開（公告）號: CN108231702B
• 公開（公告）日: 2022-08-23
• 發明（設計）人: 韓英信;林彥妙;陳中志;孟憲樑
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/29;H01L23/13
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種半導體封裝，包含一基材、一集成電路晶粒、一蓋體以及一粘著劑。此集成電路晶粒是設置于基材上方。此蓋體是設置于此基材上方。此蓋體包含一覆蓋部與一足部，此足部是從此覆蓋部的一底面延伸。此覆蓋部與此足部定義一凹陷，且此集成電路晶粒是收容于此凹陷中。此粘著劑包含一側壁部與一底部，此側壁部接觸此足部的一側壁。此底部從此側壁部延伸至此足部的一底面與此基材之間。

技術領域

本揭露是關于半導體封裝及其形成方法。

背景技術

現代的集成電路(integrated circuit；IC)晶片為使用大量的處理步驟(例如微影蝕刻(lithography etching)、植入(implantation)、沉積(deposition)等)執行于半導體基材上方所形成，處理步驟形成多個元件(例如晶體管(transistor))于半導體晶圓內，一旦這些處理步驟完成，半導體晶圓被鋸切而分隔成許多集成電路晶粒(die)，接著，各個集成電路晶粒透過被包裝于支撐外殼中而被封裝，以避免物理傷害或腐蝕，并提供集成電路晶粒與基材之間的電性連接。

發明內容

根據本揭露的部分實施方式，一半導體封裝包含一基材、一集成電路晶粒、一蓋體、一粘著劑以及一底部填充物。此集成電路晶粒是設置于此基材上方。此蓋體是設置于此基材上方。此蓋體包含一覆蓋部與一足部，此足部從此覆蓋部的一底面延伸。此覆蓋部與此足部定義一凹陷，且此集成電路晶粒是容納于此凹陷中。此粘著劑包含一側壁部與一底部。此側壁部接觸此足部的一內側壁。此底部從此側壁部延伸至此足部的一底面與此基材之間。此粘著劑覆蓋此足部的一半以上的此內側壁。底部填充物位于此基材與此集成電路晶粒之間，此粘著劑的此側壁部與此底部填充物彼此間隔。

根據本揭露的部分實施方式，一半導體封裝包含一基材、一集成電路晶粒、一蓋體以及一粘著劑。此集成電路晶粒位于此基材上方。此蓋體位于此基材上方，此蓋體具有一底面與在此底面內的一凹陷，此集成電路晶粒收容于此凹陷中。此粘著劑包含一基部與一突出部，此基部延伸入此基材與此蓋體的此底面之間的一空隙，此突出部沿著此凹陷的一側壁從此基部突伸入此凹陷中，且其中此粘著劑的一底面不平行于此蓋體的此底面。

根據本揭露的部分實施方式，一半導體封裝包含一基材、一蓋體、一集成電路晶粒以及一粘著劑。此蓋體位于此基材上方且包含一覆蓋部與一足部，此足部從此覆蓋部朝此基材延伸。此集成電路晶粒位于此蓋體的此覆蓋部與此基材之間。此粘著劑位于此基材上，此蓋體的此足部埋入此粘著劑中。此粘著劑包含一底部、一第一部及一第二部，此第一部位于此足部的一內側壁上，此第二部位于此足部的一外側壁上，且此第一部的一頂端的位置高于此第二部的一頂端，該底部位于該基材與該蓋體的足部的該底面之間的間隙。

根據本揭露的部分實施方式，一種半導體封裝的形成方法包含以下步驟。點膠一粘著劑于一基材上，此基材具有一集成電路晶粒附著于其上。放置一蓋體于此集成電路晶粒上方，以使此蓋體的一底面覆蓋此粘著劑的至少一部分。將此蓋體壓向此基材，使此粘著劑的一部份從此蓋體的此底面與此基材之間的一空間擠到此蓋體的一側壁上。

根據本揭露的部分實施方式，一種半導體封裝的形成方法包含以下步驟。將一集成電路晶粒附著于一基材上。點膠一內粘著環與一外粘著環于此基材上。將一蓋體的一足部壓向此內粘著環與此外粘著環，使此內粘著環與此外粘著環在該足部的下方合并在一起形成一底部，並使該內粘著環擠到該足部的一內側壁上且使該外粘著環擠到該足部的一外側壁上。

根據本揭露的部分實施方式，一種半導體封裝的形成方法包含以下步驟。將一集成電路晶粒附著于一基材上。點膠一第一粘著劑于此集成電路晶粒上。點膠一第二粘著劑于此基材上。將一蓋體的一覆蓋部壓向此第一粘著劑及將該蓋體的一足部壓向此第二粘著劑，使在此足部的一內側壁上的此第二粘著劑的一第一部高于在此足部的一外側壁上的此第二粘著劑的一第二部且低于此第一粘著劑。

附圖說明