[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201710713244.8
• 申請日: 2017-08-18
• 公開（公告）號: CN108630689A
• 公開（公告）日: 2018-10-09
• 發明（設計）人: 奧村祐介
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勛

1.一種半導體裝置，其特征在于包含：

基底層；

第1積層部，包含設置于所述基底層上且隔著第1絕緣體而積層的多個第1電極層；

第1柱狀部，包含在所述第1積層部內于所述第1積層部的積層方向上延伸的第1半導體主體、及設置于所述第1半導體主體與所述第1電極層之間的第1電荷儲存部；

第2積層部，包含設置在所述第1積層部上且隔著第2絕緣體而積層的多個第2電極層；

第2柱狀部，包含在所述第2積層部內于所述第2積層部的積層方向上延伸的第2半導體主體、及設置于所述第2半導體主體與所述第2電極層之間的第2電荷儲存部；

中間層，設置于所述第1積層部與所述第2積層部之間；及

接頭部，設置于所述中間層中的所述第1柱狀部與所述第2柱狀部之間，具有比所述第1柱狀部的直徑及所述第2柱狀部的直徑更大的直徑，且包含與所述第1半導體主體及所述第2半導體主體連續的中間半導體主體；且

所述第2柱狀部的中心軸相對于所述第1柱狀部的中心軸向沿所述基底層的表面的第1方向偏移，且

所述第1柱狀部的上端的從所述第1柱狀部的所述中心軸起沿所述第1方向的寬度大于所述第1柱狀部的所述上端的從所述第1柱狀部的所述中心軸起沿與所述第1方向相反的第2方向的寬度。

2.根據權利要求1所述的半導體裝置，其特征在于：所述接頭部的所述第1方向側的側壁與所述第1柱狀部的所述第1方向側的側壁的階差小于所述接頭部的所述第2方向側的側壁與所述第1柱狀部的所述第2方向側的側壁的階差。

3.根據權利要求1所述的半導體裝置，其特征在于：所述接頭部的所述第2方向側的側壁的相對于所述第2柱狀部的所述第2方向側的側壁向所述第2方向的位置偏移量大于所述接頭部的所述第2方向側的所述側壁相對于所述第1柱狀部的所述第2方向側的側壁向所述第2方向的位置偏移量。

4.根據權利要求1所述的半導體裝置，其特征在于：所述中間層比一層所述第1電極層的厚度、及一層所述第2電極層的厚度更厚。

5.根據權利要求1所述的半導體裝置，其特征在于：所述中間層為絕緣層。

6.根據權利要求1所述的半導體裝置，其特征在于：所述第1絕緣體、所述第2絕緣體、及所述中間層為相同材料的層。

7.根據權利要求1所述的半導體裝置，其特征在于：所述第1電荷儲存部在所述第1積層部的積層方向上延伸，所述第2電荷儲存部在所述第2積層部的積層方向上延伸，且

所述接頭部包含與所述第1電荷儲存部及所述第2電荷儲存部連續的膜。

8.根據權利要求1所述的半導體裝置，其特征在于：所述基底層具有導電性，且

所述第1半導體主體與所述基底層相接。

9.一種半導體裝置的制造方法，其特征在于包含如下步驟：

在基底層上形成第1積層部，所述第1積層部具有包含交替積層的第1層及第2層的多個第1層及多個第2層；

在所述第1積層部上形成中間層；

在所述中間層及所述第1積層部形成第1空穴；

將所述第1空穴中的被所述中間層包圍的接頭區域的直徑擴大；

在包含所述直徑已擴大的接頭區域的所述第1空穴內，形成犧牲層；

在所述中間層上及所述犧牲層上，形成第2積層部，所述第2積層部具有包含交替積層的第3層及第4層的多個第3層及多個第4層；

在所述第2積層部形成到達所述犧牲層的第2空穴，所述第2空穴的中心軸相對于所述第1空穴的中心軸向沿所述基底層的表面的第1方向偏移；

將所述犧牲層的至少一部分去除，使所述接頭區域的所述第1方向側的側面與所述第1空穴的所述第1方向側的側面之間的階差部露出；

對所述階差部進行蝕刻；及

對所述階差部進行蝕刻后，在所述第1空穴內、所述接頭區域內、及所述第2空穴內形成柱狀部。