[發(fā)明專利]用于半導(dǎo)體封裝的連接芯片焊盤的引線框架

在審

• 申請?zhí)枺?/td>: 201710709418.3
• 申請日: 2011-07-26
• 公開（公告）號: CN107579054A
• 公開（公告）日: 2018-01-12
• 發(fā)明（設(shè)計(jì)）人: R·S·S·安東尼奧;A·蘇巴吉奧;S·伊斯拉姆
• 申請（專利權(quán)）人: 宇芯(毛里求斯)控股有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L21/60
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所11038
• 代理人: 秦晨

本分案申請是基于申請?zhí)枮?01110265774.3，申請日為2011年7月26日，發(fā)明名稱為“用于半導(dǎo)體封裝的連接芯片焊盤的引線框架”的中國專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于成型塑料封裝的引線框架，該類型的成型塑料封裝密封一個(gè)或多個(gè)半導(dǎo)體裝置。更具體地，引線框架由單個(gè)導(dǎo)電襯底通過選擇性圖案化外部引線端、路徑電路和內(nèi)部引線端的連續(xù)金屬移除工藝來形成。

背景技術(shù)

一種類型的用于包裝半導(dǎo)體裝置的封裝是成型塑料封裝。半導(dǎo)體裝置被包裝在一塊提供環(huán)境保護(hù)的聚合體樹脂中。電信號通過多個(gè)不同的導(dǎo)電結(jié)構(gòu)在半導(dǎo)體裝置和例如為印刷電路板(“PCB”)的外部電路之間傳輸。在引線式封裝中，導(dǎo)電引線框架具有內(nèi)部引線端和相對的外部引線端。典型地通過化學(xué)蝕刻來形成引線框架配置。從蝕刻因素考慮，將內(nèi)部引線端的間距(pitch)限定至約引線框架的厚度。結(jié)果是，引線與半導(dǎo)體裝置之間限定有一距離且通過小直徑導(dǎo)線電互連至半導(dǎo)體裝置上的輸入/輸出焊盤。引線從內(nèi)部引線端向外延伸以端接至焊接到外部電路接觸焊盤的外部引線端。這種類型的引線式封裝占用的腳印(印刷電路版或者其它外部結(jié)構(gòu)上的表面區(qū)域)遠(yuǎn)大于半導(dǎo)體裝置的腳印。

在半導(dǎo)體封裝產(chǎn)業(yè)中存在這樣一種需求：減小半導(dǎo)體封裝的腳印，目標(biāo)是獲得封裝腳印不大于半導(dǎo)體裝置腳印的芯片級封裝。在引線式封裝中，內(nèi)部引線處的接合焊盤間距和用于電路板附著的封裝外部的連接盤(land)間距之間總具有頗大的差異。接合焊盤間距趨向于獲得較好的幾何結(jié)構(gòu)以最大化地利用硅片實(shí)際占用面積，而電路板級間距為PCB布線和焊接保留更寬間隔。引線框架的從芯片接合焊盤間距至外部連接盤間距的輸出端導(dǎo)致封裝比半導(dǎo)體裝置占用更大的腳印。這與芯片級封裝(“CSP”)的概念和需求相反。

向CSP的發(fā)展趨勢促使“陣列”封裝的發(fā)展，其具有以合適的電路板附著間距的柵格陣列方式安排的外部連接盤。這種柵格陣列被限制在芯片的腳印之內(nèi)。然而，這種封裝要求通過使用接口將半導(dǎo)體裝置接合焊盤連接到所期望的連接盤位置，該接口通常稱為內(nèi)插器(interposer)。如在美國專利No.6,477,034中所公開的，內(nèi)插器是多層，通常是薄2層或3層的、能夠?qū)崿F(xiàn)間距輸出和電路連接的柔性或類似襯底。在此合并引入美國專利No.6,477,034全部內(nèi)容作為參考。內(nèi)插器并不是優(yōu)選的。除了主要的成本增加之外，在封裝組裝時(shí)還需要額外的處理步驟。

球形柵格陣列(“BGA”)封裝使用印刷電路板襯底用于電路布線和用于支撐連接盤在應(yīng)用界限內(nèi)的重新定位，即折衷布線特征/能力上的技術(shù)限制對抗板附著熱焊接的限制。為了實(shí)現(xiàn)密集封裝和連接盤的定位，許多BGA襯底利用具有通孔的多層配置。然而，使用這種BGA襯底和額外的通孔極大地增加了成本和處理步驟。

McLellan等的美國專利No.6,498,099中公開了一種用來制造方形扁平無引腳式(“QFN”)封裝的引線框架的方法，在此合并引入其全部內(nèi)容作為參考。部分蝕刻導(dǎo)電襯底的第一側(cè)以限定出焊盤附著和內(nèi)部引線端。半導(dǎo)體裝置接合到部分被限定的焊盤附著且通過打線等電互連到部分被限定的內(nèi)部引線端。然后將半導(dǎo)體裝置、部分被限定的焊盤附著、部分被限定的內(nèi)部引線和打線密封在聚合成型樹脂內(nèi)。然后蝕刻導(dǎo)電襯底的相對的第二側(cè)以電隔離焊盤附著和內(nèi)部引線端以及限定出外部引線端。

共有的美國專利號6,812,552公開了另一種用于制造QFN封裝的方法，且在此合并引入其全部內(nèi)容作為參考。已經(jīng)授權(quán)為美國專利No.6,812,552的申請?jiān)?003年10月30日公開，其美國專利申請公開號為US 2003/0203539A1。

然而，仍然存在對制造這樣一種芯片級和其它半導(dǎo)體封裝的方法的需求：其具有正確定位的內(nèi)部和外部引線端以及路徑電路，其不需要復(fù)雜的制造步驟或包含附加的內(nèi)插器電路。進(jìn)一步地存在對通過這種方法所制造的封裝的需求。

發(fā)明內(nèi)容