[發(fā)明專利]包括列冗余的存儲裝置

有效

• 申請?zhí)枺?/td>: 201710703382.8
• 申請日: 2017-08-16
• 公開（公告）號: CN107799155B
• 公開（公告）日: 2022-11-01
• 發(fā)明（設(shè)計）人: 吳倫娜;尹悳鳩;車相彥
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C29/00
• 分類號: G11C29/00;G11C29/44;G11C8/10
• 代理公司: 華進聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 黃隸凡

1.一種存儲裝置，其特征在于，包括：

存儲單元陣列，包括連接到字線的多個墊及多個位線；以及

列解碼器，包括第一修復(fù)電路及第二修復(fù)電路，在所述第一修復(fù)電路中存儲第一修復(fù)列地址，在所述第二修復(fù)電路中存儲第二修復(fù)列地址，

其中當(dāng)所述第一修復(fù)列地址與讀取命令或?qū)懭朊钪械乃邮樟械刂分睾蠒r，所述列解碼器經(jīng)配置以在所述多個墊中的一個墊中從除與所述所接收列地址對應(yīng)的多個位線之外的所述多個位線中選擇其他位線，且

其中當(dāng)所述第二修復(fù)列地址與所述所接收列地址重合時，所述列解碼器經(jīng)配置以在所述多個墊中從除與所述所接收列地址對應(yīng)的所述位線之外的所述多個位線中選擇其他位線。

2.根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，所述存儲單元陣列進一步包括：

第一多個存儲單元，連接到所述字線及從所述多個位線中的第一多條位線；以及

第二多個存儲單元，連接到所述字線及從所述多個位線中的第二多條位線，

其中所述第一多個存儲單元及所述第二多個存儲單元設(shè)置于所述多個墊中的每一個墊中，

其中當(dāng)所述第二修復(fù)列地址不與所述所接收列地址重合時，所述列解碼器經(jīng)配置以從所述第一多個存儲單元中選擇第一多個目標(biāo)存儲單元，且

其中當(dāng)所述第二修復(fù)列地址與所述所接收列地址重合時，所述列解碼器經(jīng)配置以從所述第二多個存儲單元中選擇第二多個目標(biāo)存儲單元。

3.根據(jù)權(quán)利要求2所述的存儲裝置，其特征在于，所述第二多個目標(biāo)存儲單元中的缺陷數(shù)目小于所述第一多個目標(biāo)存儲單元中的缺陷數(shù)目，且

其中存儲于所述第一多個目標(biāo)存儲單元的數(shù)據(jù)不能通過錯誤修正編碼及解碼進行修正，且存儲于所述第二多個目標(biāo)存儲單元的數(shù)據(jù)能通過所述錯誤修正編碼及解碼進行修正。

4.根據(jù)權(quán)利要求2所述的存儲裝置，其特征在于，所述第一多個目標(biāo)存儲單元的數(shù)目及所述第二多個目標(biāo)存儲單元的數(shù)目與正常數(shù)據(jù)及和所述正常數(shù)據(jù)相關(guān)聯(lián)的錯誤修正編碼及解碼的奇偶性數(shù)據(jù)之和在大小上相對應(yīng)。

5.根據(jù)權(quán)利要求4所述的存儲裝置，其特征在于，進一步包括：

錯誤修正碼電路，被配置成使用所述奇偶性數(shù)據(jù)來執(zhí)行所述錯誤修正編碼及解碼。

6.根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，所述列解碼器進一步包括：

多個子列解碼器，分別連接到所述多個墊，所述多個子列解碼器被配置成參照所述所接收列地址來選擇第一多條位線及參照所述第一修復(fù)電路提供的第一修復(fù)使能信號或所述第二修復(fù)電路提供的第二修復(fù)使能信號來選擇第二多條位線。

7.根據(jù)權(quán)利要求6所述的存儲裝置，其特征在于，所述第一修復(fù)電路經(jīng)配置以將所述第一修復(fù)列地址與所述所接收列地址進行比較，并將所述第一修復(fù)使能信號提供至所述多個子列解碼器，且

其中所述第二修復(fù)電路經(jīng)配置以將所述第二修復(fù)列地址與所述所接收列地址進行比較，并將所述第二修復(fù)使能信號提供至所述多個子列解碼器。

8.根據(jù)權(quán)利要求6所述的存儲裝置，其特征在于，所述多個子列解碼器中的每一個包括：

第一列選擇線解碼器，被配置成當(dāng)所述第一修復(fù)使能信號及所述第二修復(fù)使能信號未被激活，則參照所述所接收列地址來選擇所述第一多條位線；以及

第二列選擇線解碼器，被配置成當(dāng)所述第一修復(fù)使能信號及所述第二修復(fù)使能信號被激活，則選擇所述第二多條位線。

9.根據(jù)權(quán)利要求6所述的存儲裝置，其特征在于，所述第一多條位線及所述第二多條位線基于用于選擇所述字線的行地址而分別被劃分成多個段，且

其中所述列解碼器進一步包括：

段解碼器，被配置成對所述行地址進行解碼并為所述第一修復(fù)電路及所述第二修復(fù)電路提供段信息，所述段信息包含與所述字線對應(yīng)的行地址的信息。