[發(fā)明專利]包括列冗余的存儲裝置

有效

• 申請?zhí)枺?/td>: 201710703382.8
• 申請日: 2017-08-16
• 公開（公告）號: CN107799155B
• 公開（公告）日: 2022-11-01
• 發(fā)明（設(shè)計(jì)）人: 吳倫娜;尹悳鳩;車相彥
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C29/00
• 分類號: G11C29/00;G11C29/44;G11C8/10
• 代理公司: 華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 黃隸凡

一種包括列冗余的存儲裝置。所述存儲裝置包括存儲單元陣列及列解碼器。所述存儲單元陣列包括連接到字線的多個墊。所述列解碼器包括第一修復(fù)電路及第二修復(fù)電路，在所述第一修復(fù)電路中存儲第一修復(fù)列地址，在所述第二修復(fù)電路中存儲第二修復(fù)列地址。當(dāng)所述第一修復(fù)列地址與讀取命令或?qū)懭朊钪械乃邮樟械刂分睾蠒r(shí)，所述列解碼器從所述多個墊中的一個墊中選擇除與所述所接收列地址對應(yīng)的位線之外的其他位線。當(dāng)所述第二修復(fù)列地址與所述所接收列地址重合時(shí)，所述列解碼器在所述多個墊中選擇除與所述所接收列地址對應(yīng)的所述位線之外的其他位線。根據(jù)本發(fā)明的存儲裝置可通過增加可使用的列冗余來提高修復(fù)效率。

[相關(guān)申請的交叉參考]

基于35U.S.C.§119主張?jiān)?016年9月6日在美國專利及商標(biāo)局提出申請的美國臨時(shí)專利申請第 62/383,738號以及在2017年3月27日在韓國知識產(chǎn)權(quán)局提出申請的韓國專利申請第10-2017-0038649號的優(yōu)先權(quán)，所述美國臨時(shí)專利及韓國專利申請的全部內(nèi)容并入本案供參考。

技術(shù)領(lǐng)域

本文所述本發(fā)明概念的實(shí)施例涉及一種存儲裝置，且更具體來說，涉及一種具有列冗余的存儲裝置。

背景技術(shù)

存儲裝置被廣泛地用于例如移動裝置及計(jì)算機(jī)等電子裝置中。存儲裝置的存儲容量近來隨著制造工藝技術(shù)的進(jìn)展而增大。然而，作為微型化工藝技術(shù)近期進(jìn)展的結(jié)果，存儲裝置中缺陷存儲單元的數(shù)目增加，這造成存儲裝置的良率降低。

在提高良率的努力中，備用存儲單元(spare memory cell)被納入存儲裝置。然而，在備用存儲單元中可能會出現(xiàn)缺陷，備用存儲單元的良率也會降低，結(jié)果造成存儲裝置的良率降低。

發(fā)明內(nèi)容

本發(fā)明概念的實(shí)施例提供一種包括列冗余的存儲裝置。

本發(fā)明概念的實(shí)施例提供一種包括存儲單元陣列及列解碼器的存儲裝置。所述存儲單元陣列包括連接到字線的多個墊及多個位線。所述列解碼器包括其中存儲第一修復(fù)列地址的第一修復(fù)電路及其中存儲第二修復(fù)列地址的第二修復(fù)電路。當(dāng)所述第一修復(fù)列地址與讀取命令或?qū)懭朊钪械乃邮樟械刂分睾蠒r(shí)，所述列解碼器經(jīng)配置以在所述多個墊中的一個墊中從除與所述所接收列地址對應(yīng)的多個位線之外的所述多個位線中選擇其他位線，且當(dāng)所述第二修復(fù)列地址與所述所接收列地址重合時(shí)，所述列解碼器經(jīng)配置以在所述多個墊中從除與所述所接收列地址對應(yīng)的所述位線之外的所述多個位線中選擇其他位線。

本發(fā)明概念的實(shí)施例提供一種包括存儲單元陣列及列解碼器的存儲裝置。所述存儲單元陣列包括與第一字線連接的第一多個墊及與第二字線連接的第二多個墊，其中通過激活命令來選擇連接到所述第一字線及所述第二字線的多個存儲單元。所述列解碼器可包括第一修復(fù)電路及第二修復(fù)電路，在所述第一修復(fù)電路中存儲第一修復(fù)列地址，在第二修復(fù)電路中存儲第二修復(fù)列地址。當(dāng)所述第一修復(fù)列地址與讀取命令或?qū)懭朊钪械乃邮樟械刂分睾蠒r(shí)，所述列解碼器經(jīng)配置以在所述第一多個墊中從多個位線中與對應(yīng)于所述所接收列地址的位線中選擇所述多個位線中的不同的第一位線，且當(dāng)所述第二修復(fù)列地址與所述所接收列地址重合時(shí)，所述列解碼器經(jīng)配置以在所述第二多個墊中從與對應(yīng)于所述所接收列地址的所述位線不同的所述多個位線中選擇第二位線。