[發明專利]具有放大器-MOSFET的集成電路

有效

• 申請號: 201710703215.3
• 申請日: 2017-08-16
• 公開（公告）號: CN107769742B
• 公開（公告）日: 2021-03-16
• 發明（設計）人: W·巴卡爾斯基;W·西姆比爾格;A·施特爾滕波爾;H·塔迪肯
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H03F3/195
• 分類號: H03F3/195;H03F1/26;H03F3/193
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 鄭立柱

一種集成電路(200)包括襯底、放大器?MOSFET(100)和偏壓端子。偏壓端子設置用于產生襯底與放大器?MOSFET(100)的至少一個負載端子的電勢差。襯底的電阻率不小于0.3kOhm cm，所述電勢差是?3V或者更負。由此可以在實例中實現特別是用于高頻信號的具有低的信號噪聲的放大器。

技術領域

不同的實施方式涉及一種集成電路，其具有放大器-MOSFET和襯底。襯底相對于放大器-MOSFET的至少一個負載端子的電勢差是-3V或者更負。襯底的電阻率不小于0.3kOhmcm。

背景技術

在多種應用情況中，期望具有低的信號噪聲的信號放大。特別是與高頻信號有關地，具有低的信號噪聲的放大會是值得努力達到的。為了實現相應的具有低的信號噪聲的放大器(英文：低噪聲放大器(low noise amplifier，LNA))通常使用硅鍺(SiGe)技術。在此，SiGe技術中的晶體管可能為了從未導電狀態切換到導電狀態而具有相對大的閾值電壓(典型地0.7V)并伴有通過基極-發射極二極管相對高的電流消耗以及溫度系數(典型地2mV/K)。此外，SiGe技術中的晶體管可以相對于靜電放電具有高的穩定性。

另一方面，以SiGe技術制造元件的復雜性相對較高。因此，基于SiGe技術的開關的線性和效率通常可能受到極大限制。這與Complementary metal-oxide-semiconductor(CMOS)技術相比可以特別是合乎實際的。金屬氧化物場效應晶體管(MOSFETs)被使用在CMOS技術中。

然而CMOS技術中的放大器的傳統的實施方案在信號噪聲方面與硅鍺技術中的相應的實施方案相比具有不利的特性。信號噪聲可以是非常顯著的。

發明內容

因此，存在對用于改善放大器電路的技術的需要。特別是存在對減小或者消除至少一些上述缺點和限制的技術的需要。

該任務由獨立權要求的特征解決。從屬權利要求確定了實施方式。

根據一個實例，一種集成電路包括襯底和放大器-MOSFET。該集成電路也包括偏壓端子。偏壓端子設置用于產生襯底與放大器-MOSFET的至少一個負載端子的電勢差。襯底的電阻率不小于0.3kOhm cm。電勢差是-3V或者更負。

在一個另外的實例中，一種方法包括加工襯底，從而襯底具有不小于0.3kOhm cm的電阻率。該方法也包括將集成電路提供到襯底上，該集成電路包括放大器-MOSFET和偏壓端子。偏壓端子設置用于產生襯底與放大器-MOSFET的至少一個負載端子的電勢差，所述電勢差是-3V或者更負。

上述的特征和在下文中所述的特征可以在不脫離本發明的保護范圍的情況下不僅以相應的詳細描述的組合使用，而且也能夠以另外的組合或單獨地使用

附圖說明

圖1A示意性地示出根據不同的實施方式的N溝道MOSFET。

圖1B示意性地示出根據不同的實施方式的P溝道MOSFET。

圖2示意性地示出根據不同的實施方式的具有MOSFET和共源-共柵放大器-MOSFET的集成電路。

圖3示意性地示出根據不同的實施方式的具有MOSFET和旁路支路的集成電路。

圖4示意性地示出根據不同的實施方式的具有MOSFET、多個輸入端子以及對應于輸入端子的多個開關的集成電路。

圖5以放大的細節圖示意性地示出根據不同的實施方式的圖4的開關。

圖6示意性地示出根據不同的實施方式的具有MOSFET和過壓保護元件的集成電路。

圖7以放大的細節圖示意性地示出根據不同的實施方式的圖6的過壓保護元件。

圖8示意性地示出根據不同的實施方式的具有MOSFET的集成電路。